[发明专利]自动测试时钟选择设备无效

专利信息
申请号: 93119600.0 申请日: 1993-11-02
公开(公告)号: CN1095872A 公开(公告)日: 1994-11-30
发明(设计)人: D·L·阿尔比恩;J·W·盖尤列克;C·D·邓肯 申请(专利权)人: 汤姆森消费电子有限公司
主分类号: H03K17/00 分类号: H03K17/00;H03K5/00;G01R15/00
代理公司: 中国专利代理(香港)有限公司 代理人: 叶恺东,肖掬昌
地址: 美国印*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种集成电路(IC100),有一个在正常工作状态和测试工作状态下都用以产生时钟信号(CLOCK)的线路。在正常工作状态期间,输入的时钟信号经一个时延校正器(135)而延迟。在测试工作状态下,输入的测试时钟信号(TESTCLOCK)经时钟信号源选择器(150)而将时延校正器旁路。状态选择器(140)根据输入的时钟信号自动控制时钟信号源选择器以确定IC的工作状态。
搜索关键词: 自动 测试 时钟 选择 设备
【主权项】:
1、具正常工作状态和测试工作状态的集成电路中的一种设备,其特征在于:第一和第二输入端子(115,117),为接收在所述正常状态期间具有相应的第一和第二随时间而变化的幅值特性的相应第一和第二输入信号而连接,所述第一信号在所述正常工作状态期间与所述第二信号具有预定的关系,且所述第一输入信号的所述幅值特性在所述测试工作状态下变化着,促使所述预定关系发生变化;检测装置(140),用以检测所述预定关系的所述变化,并在不存在所述预定关系时用以产生表明所述集成电路处在测试状态的控制信号(SELECT);和信号施加装置(150),用以根据所述控制信号在所述正常状态期间通过第一信号通路(115经150的输入端A加到CLOCK)施加信号,并在所述测试状态期间通过第二信号通路(115经150的输入端B加到CLOCK)施加信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于汤姆森消费电子有限公司,未经汤姆森消费电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/93119600.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top