[发明专利]半导体器件的制造方法无效
申请号: | 93121366.5 | 申请日: | 1993-12-24 |
公开(公告)号: | CN1042777C | 公开(公告)日: | 1999-03-31 |
发明(设计)人: | 江泽弘和;宫田雅弘 | 申请(专利权)人: | 东芝株式会社 |
主分类号: | H01L23/538 | 分类号: | H01L23/538;H01L23/52;H05K3/46 |
代理公司: | 上海专利商标事务所 | 代理人: | 汪瑜 |
地址: | 日本神*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种半导体器件的制造方法,在表面用硅热氧化膜绝缘的半导体衬底(1)上,用溅射等形成具有规定布线图案的下层布线(2),用丝网印刷在该下层布线上形成作为连接电极的金属柱(3)将该金属柱埋入,再对该绝缘膜深腐蚀,使金属柱前端露出,并在绝缘膜上加与金属柱前端连接的布线(4),使两层布线电气连接。本发明在形成用于布线间连接的金属柱的同时,使绝缘膜平坦化,制造容易且过程少。 | ||
搜索关键词: | 半导体器件 制造 方法 | ||
【主权项】:
1.一种半导体器件的制造方法,具有①在由要安装多块半导体芯片的半导体衬底或者绝缘底板构成的电路底板上形成下层布线的过程;②形成覆盖所述布线的绝缘膜的过程;③在所述绝缘膜上形成上层布线的过程,其特征在于,还具有:④用具有对应于上述下层布线所希望位置的开口的丝网版将金属浆料作丝网印刷,对印上的浆料进行热处理的干燥和烧结,在上述电路底板上的包含上述下层布线的规定区域上形成金属柱的过程,并用所述金属柱连接所述下层布线和上层布线。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东芝株式会社,未经东芝株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/93121366.5/,转载请声明来源钻瓜专利网。
- 上一篇:液力打桩装置
- 下一篇:超低碳硅铁的生产方法