[发明专利]存储单元具有“与非”逻辑结构的非易失性半导体存储器无效
| 申请号： | 94102724.4 | 申请日： | 1994-03-12 |
| 公开（公告）号： | CN1033344C | 公开（公告）日： | 1996-11-20 |
| 发明（设计）人： | 赵星熙;李炯坤;黄相基 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C14/00 | 分类号： | G11C14/00 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 马铁良,曹济洪 |
| 地址： | 韩国京畿*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种存储单元具有“与非”逻辑结构的非易失性半导体集成电路。一种非易失性半导体集成电路，其存储单元阵列由多个各个具有第1至第N个“与非”结构的存信单元晶体管组成，该存储器有多个与第一存储单元晶体管串联连接的第一串选择晶体管的多个与第N个存储单元晶体管串联连接的第二串选择晶体管相连接。其中一个与第1和第N个存储单元串联连接的串选择晶体管，其控制端子接一个接地点，从而具有地选择功能和串选择功能。 | ||
| 搜索关键词： | 存储 单元 具有 逻辑 结构 非易失性 半导体 存储器 | ||
【主权项】：
1.一种非易失性半导体存储器，其存储单元阵列有多个成行成列排列的单元存储器串和多个存储通道串联连接构成一个单元存储器串的存储单元，其特征在于所述非易失性半导体存储器包括：至少两个串选择晶体管，与所述单元存储器串的一端串联连接，由给定的串选择信号控制；和至少两个串选择和地选择晶体管，与所述单元存储器串的另一端串联连接，由给定的地选择信号控制，从而具有串选择功能和地选择功能。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/94102724.4/，转载请声明来源钻瓜专利网。
- 上一篇：包馅面条的制作方法及其装置
- 下一篇：二元吲哚生物碱的制备方法
