[发明专利]重定序系统无效
申请号: | 94109473.1 | 申请日: | 1994-08-15 |
公开(公告)号: | CN1038802C | 公开(公告)日: | 1998-06-17 |
发明(设计)人: | 耐德尔劳夫·列奥 | 申请(专利权)人: | 阿尔卡塔尔有限公司 |
主分类号: | H04L12/56 | 分类号: | H04L12/56 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 杨国旭 |
地址: | 荷兰赖*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明的重定序系统的目的是为了对由首开关节点(SN′)、缓冲器寄存器(OB)和次开关节点(SN)的级联传送的单元流中的单元重新定序,一个重定序系统(DDM,TSG,IC,REG,SUB,RSU)包括一个重定序装置(TSG,IC,REG,SUB,RSU),一个延迟测量电路(DDM),该电路被修改来测量每个所述单元在所述缓冲器寄存器(OB)中受到的时间延迟,把为每个单元测量的延迟送给重定序装置(TSG,IC,REG,SUB,RSU)的装置。 | ||
搜索关键词: | 重定序 系统 | ||
【主权项】:
1.重定序系统(DDM,TSG,IC,REG,SUB,RSU),用于对由首开关节点(SN′)、缓冲器寄存器(OB)和次开关节点(SN),以及连接到所述次开关节点(SN)上的重定序装置(TSG,IC,REG,SUB,RSU)的级联传送的单元流中的单元重新定序,其特征在于:所述重定序系统(DDM,TSG,IC,REG,SUB,RSU)进一步包括一个连结到所述的缓冲器寄存器(OB)并被调节到能用来测量所述的每个单元在所述的缓冲器寄存器(OB)中所受到的时间延迟的延迟测量电路(DDM),以及用来把为每个单元测量的延迟送到所述的重定序装置(DDM,TSG,IC,REG,SUB,RSU)中的装置,在所述单元被所述的次开关节点(SN)转换之后,重定序装置为该单元提供一个等于预定的恒定时间延迟值和所述的被传送的延迟值之差的时间延迟。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于阿尔卡塔尔有限公司,未经阿尔卡塔尔有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/94109473.1/,转载请声明来源钻瓜专利网。