[发明专利]一种编解码通讯电路

摘要

本发明涉及一种免同步调整、可宽范围变速通讯的编解码通讯电路，该电路中有一个时钟调整电路，其产生可随编码数据ＤＩＮ基本周期变化的采样时钟ＣＫＴ，通过电平宽度识别器，拾取编码中基本周期的宽度，在该宽度内使一个加计数器计数，将计数结果置入一个可预置的减计数器，减计数器用比加计数器快一倍的时钟减数，减计数器每减至全零便重新置数，同时使一个反复触发器翻转一次，周而复始，从而产生一个与编码基本周期相适应的可随其变化的采样时钟，由这个时钟控制全部采样和解码工作。$若Ｎ个基本周期为一个数据，则将采样结果依次送入Ｎ级移位寄存器，并在Ｎ倍采样时钟时，将Ｎ位采样值进行译码，将所得的数据送入数据移位寄存器，若整个编码长度为Ｍ个数据，则在Ｍ乘Ｎ倍采样时钟的时刻，将Ｍ位数据移位寄存器的Ｍ位并行输出值打入比较器进行比较，若与设定条件相符，则认为解码成功，并产生设定的各种动作。

主权项

1、一种免同步调整、可宽范围变速通讯的编解码通讯电路，其特征是在该电路内部有一个时钟调整电路，其产生可随编码数据基本周期变化的采样时钟，通过电平宽度识别器，拾取编码中基本周期的宽度，在该宽度内使一个加计数器计数，将计数结果置入一个可预置的减计数器，减计数器用比加计数器快一倍的时钟减数，减计数器每减至全零便重新置数，同时使一个反复触发器翻转一次，周而复始，从而产生一个与编码基本周期相适应的可随其变化的采样时钟，由这个时钟控制全部采样和解码工作；若N个基本周期为一个数据，则将采样结果依次送入N级移位寄存器，并在N倍采样时钟时，将N位采样值进行译码，将所得的数据送入数据移位寄存器，若整个编码长度为M个数据，则在M乘N倍采样时钟的时刻，将M位数据移位寄存器的M位并行输出值打入比较器进行比较，若与设定条件相符，则认为解码成功，并产生设定的各利动作。