[发明专利]除法快速运算方法与装置无效
| 申请号： | 95107302.8 | 申请日： | 1995-05-30 |
| 公开（公告）号： | CN1137133A | 公开（公告）日： | 1996-12-04 |
| 发明（设计）人： | 陈俊雄;张家志;陈保福 | 申请（专利权）人： | 合泰半导体股份有限公司 |
| 主分类号： | G06F9/302 | 分类号： | G06F9/302 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 范本国 |
| 地址： | 台湾省*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明为一种无需除法器的二位元除法运算方法与装置。该方法与装置用二进制的位移及加法的技巧以减化除法运算过程，使误差限制在设定的范围内，并加快运算速度。 | ||
| 搜索关键词： | 除法 快速 运算 方法 装置 | ||
【主权项】：
1.一种除法运算装置，该装置利用位移及加法以得到除数与被除数的商，该装置包含：除数左移装置，用以输入除数，并将该除数的位左移；被除数左移装置，用以输入被除数，并将该被除数的位左移；左移控制器，用以控制该除数左移装置左移的动作，及在除数或被除数大于一预设值时停止该除数左移装置左移的动作；商右移装置，用以输入除法表检索所得的商参考值，并将该商参考值右移；与门装置，用以输入该被除数左移装置的最高位输出与该商参考值，并将之做与(AND)的动作；加法装置，用以将与门之输出累加以得到结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于合泰半导体股份有限公司，未经合泰半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/95107302.8/，转载请声明来源钻瓜专利网。
