[发明专利]改进型编址方法和系统无效
| 申请号： | 95116844.4 | 申请日： | 1995-09-13 |
| 公开（公告）号： | CN1136681A | 公开（公告）日： | 1996-11-27 |
| 发明（设计）人： | 保罗·C·罗斯巴什;高清晨;戴维·S·莱维塔 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 酆迅 |
| 地址： | 美国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种在具有m+n位的地址位宽度的流水线式处理器里的改进的编址方法，包括存储对应第一地址范围的m位高位比特，同时还存储与该被选多个数据中各个数据相关地址的n位低位比特。确定后继数据地址，取后继数据。响应取其地址超过该第一地址范围的后继数据，把状态寄存器设置为第一状态，响应被置为第二状态下的该状态寄存器，调度该后继数据以在该流水线式处理器内进行处理。然后存储该后继数据的n位低位比特。 | ||
| 搜索关键词： | 改进型 方法 系统 | ||
【主权项】：
1.一种在地址位宽度为m+n位的流水线式处理器内的改进的编址方法，包括：存储对应于第一地址范围的m位高位比特，所述地址范围包括多个在所述流水线式处理器内执行的选定数据；存储和所述多个选定数据有关的地址的n位低位比特；响应对一个要在所述处理器内执行的后继数据的地址的确定，取所述后继数据；响应其地址超过所述第一地址范围的所述后继数据，把一个状态寄存器设置为两种状态中的第一种状态，以指示需要对所述第一地址寄存器进行一次更新；响应所述状态寄存器被设置为所述两种状态中的第二种状态，调度所述后继数据以在所述流水线式处理器中执行；以及存储所述后继数据的n位低位比特，从而减少存储在所述流水线式处理器中执行的指令地址的所需存储器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/95116844.4/，转载请声明来源钻瓜专利网。
