[发明专利]半导体存储装置

摘要

本发明动态型半导体存储装置具有平行配设的、包括第1、第2、第3及第4位线对的单元阵列，与单元阵列一侧相邻配置的，分别连接到第1位线对及第2位线对的第1及第2读出放大器电路，与单元阵列另一侧相邻配置、且分别连接到第3位线对及第4位线对的第3及第4读出放大器电路。在形成于第1及第2位线对的另一端一侧以及第3及第4位线对一端一侧的区域中第1信号线和第2信号线相连接。本发明的动态型半导体存储装置可以不破坏最大充填构造的位线配置而实现均衡信号线等的低阻化。

主权项

1.一种半导体存储装置，包括：存储单元阵列，它包括成列配置的2N个位线对，每个位线对与多个存储单元相连接；其特征在于还包括：第一读出放大器阵列，具有在存储单元阵列一侧成第一列配置的N个第一读出放大器电路，每个第一读出放大器电路与位线对之一相连接，从而使第一读出放大器阵列与位线对中的N个相连接；第二读出放大器阵列，具有在存储单元阵列另一侧成第二列配置的N个第二读出放大器电路，每个第二读出放大器电路与位线对中另一个相连接，从而使第二读出放大器阵列与位线对中另外N个相连接；多个区，每个区位于位线对中M个的端部与读出放大器之一之间，其中第一信号线和第二信号线在一个或多个区并联；其中第一组M个，M≥2，相邻位线对分配到读出放大器阵列之一，与第一组邻界的第二组M个相邻位线对分配到另外读出放大器阵列。