[发明专利]高集成存贮单元及其制造方法

摘要

一种DRAM单元，包括一输入/输出位线、一分别由写入和读出控制信号激活的第一和第二字线、一第一晶体管和一第二晶体管，其中，所述位线电压传送给所述第二晶体管的一浮动栅极，第一晶体管在写入操作期间改变第二晶体管的阀值电压并在读出操作期间截止，第二晶体管在读出操作期间将一基准电压端的电压传送给位线并在写入操作期间截止。另还披露了DRAM单元的制造方法。

主权项

1、一种DRAM单元，包括：一输入/输出位线；一由写入控制信号激活的第一字线；一由读出控制信号激活的第二字线；一第一晶体管，具有连接到所述输入/输出位线上的第一端、第二端，并具有连接到所述第一字线上的栅极，用于响应所述写入控制信号把所述第一端耦合到所述第二端上；和一第二晶体管，具有连接到所述第二字线上的栅极和连接到一个基准电压端上的第一端，连接到所述输入/输出位线上的第二端，并具有一连接到所述第一晶体管所述第二端上的浮动栅极，用于响应所述的读出控制信号将所述第一端耦合到所述第二端上，其中，所述输入/输出位线的电压电平被传送给所述的浮动栅极，其中，所述第一晶体管在写入操作期间改变所述第二晶体管的阀值电压并在读出操作期间截止，并且，所述第二晶体管在所述读出操作期间将所述基准电压端的电压电平传送给所述输入/输出位线并在所述的写入操作期间截止，其中，所述的DRAM单元还包括一个置于所述第一晶体管的所述第二端和所述第二晶体管的所述浮动栅极之间的电容器。