[发明专利]用于成组存取的半导体存储装置无效

专利信息
申请号: 96190345.7 申请日: 1996-04-11
公开(公告)号: CN1092385C 公开(公告)日: 2002-10-09
发明(设计)人: 夏迈克·尼麻西 申请(专利权)人: 塞瑞斯逻辑公司
主分类号: G11C11/00 分类号: G11C11/00;G11C8/00
代理公司: 北京康信知识产权代理有限责任公司 代理人: 余刚
地址: 美国加利*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 所公开的一种半导体存储装置包括具有行和列矩阵的动态随机存取存储器的主存储器以及一个第二存储器,该第二存储器具有一数据寄存器文件,在主存储器和第二存储器之间传输数据的传输电路,对主存储器作随机存取的第一并行位接口,以及对第二存储器作随机存取的第二并行位接口。本装置在保持数据完整性的同时获得对主存储器和第二存储器的同时和独立的存取。该第二存储器还包括有一数据寄存器文件和一相应的掩码寄存器文件,其中,后者可选取第二存储器一行中的任何字组合以便将该组合传输至主存储器。
搜索关键词: 用于 成组 存取 半导体 存储 装置
【主权项】:
1.一个存储装置,包括:一个主存储器,它具有一个以行和列设置的存储单元的矩阵,其每一行用于存储若干字,相应字的相应位数以列为序排列;一个用于选择所述主存储器的行的第一寻址装置;一个相应于所述主存储器的列的传感放大装置;其特征在于包括:一个用于选择相应于一行中预定字的存储地址的第二寻址装置;一个在由所述第一和第二寻址装置所选择的存储器地址传输出、入数据的第一输入/输出装置;一个具有并行位数据输入/输出端口、地址端口、控制端口、以及输入端口的第一接口,所述数据输入/输出端口与主存储器输入/输出装置相连接;一个具有数据存储器和相应的掩码存储器的第二存储器,该数据存储器具有以行和列设置的存储单元,其中,该数据存储器一行中的字数目与所述主存储器一行之中的字数目相等;与所述主存储器和所述第二存储器相连接并双向地将数据字在所述主存储器以及所述第二存储器的行之间进行传输的传输电路装置;具有并行位数据输入/输出端口、地址端口、以及控制端口的第二接口;与该第二接口以及该第二存储器相连接用于同时将数据字输出、入该第二存储器并独立地存取所述主存储器的操作电路装置。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于塞瑞斯逻辑公司,未经塞瑞斯逻辑公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/96190345.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code