[发明专利]设于一个组件上的缓冲电路

摘要

一种设于一个组件,尤其是分布外设组件上的缓冲电路,它具有三个输入信号存储范围(10、10′、10″)和三个输出信号存储范围(11、11′、11″),这些存储范围可通过一个选择电路(13)有选择地与一个总线接口(17)以及一个组件接口(18)连接。由此可使从一个设于组件(3)上的智能单元(6)到组件(3)的上级单元(1)的过程信号传输以及其反向传输完全相互隔离。

主权项

1.一种设置在一个组件(3)上的缓冲电路，所述电路包括：至少三个输入信号存储范围(10、10′、10″)，用于暂存输入信号；至少三个输出信号存储范围(11、11′、11″)，用于暂存输出信号；一个总线接口(17)，用于通过总线(2)与一个远离组件(3)设置的上级单元(1)通信；一个组件接口(18)，用于与设置在组件(3)上的智能单元(6)通信，所述智能单元(6)可与过程传感元件和过程执行元件连接以便控制技术过程(8)；以及一个选择电路(13)，与总线接口(17)、组件接口(18)以及输入信号存储范围(10、10′、10″)中的一个和输出信号存储范围(11、11′、11″)中的一个连接，所述选择电路的结构使接口(17，18)可以与存储范围(10，10′，10″，11，11′，11″)中的每一个连接，其中在一个任意时刻，总线接口(17)分别与输入信号存储范围(10，10′，10″)中的一个和输出信号存储范围(11、11′、11″)中的一个连接，并且组件接口(18)分别与输入信号存储范围(10，10′，10″)中的另一个和输出信号存储范围(11、11′、11″)中的另一个连接。