[发明专利]模拟先入先出存储器和开关器件

摘要

模拟FIFO存储器，消除模拟信号误差高精度地读出写入的模拟信号。读出模拟信号之前，把存储器总线设定于规定电位以除去存储器总线寄生电容上的电荷。在断开写入电路与存储器总线，把读出电路和存储器总线连了起来的状态下，使读出电路的开关变成导通。由于读出电路运放的同相和反相输入端子变为同一电位，故第1和第2总线布线变成同一电位。因此，寄生电容的电荷被放电。由于各存储单元的开关已变成截止状态，故已贮存于电容元件上的电荷原样不动地进行保持。$

主权项

1.一种使输入的模拟信号延迟规定的时间后按照输入顺序输出的模拟FIFO存储器，其特征是：具备有具有存储模拟信号的多个存储单元和连接到各存储单元上并转移模拟信号的存储器总线电路，对于各存储单元依规定的顺序，介以上述存储器总线进行读出模拟信号的读出动作以及介以上述存储器总线进行写入模拟信号的写入动作，在进行读出动作之前，进行把上述存储器总线设定于规定的电位的复位动作以除去贮存在上述存储器总线的寄生电容上的电荷，所述模拟FIFO存储器具备介以上述存储器总线电路的存储单元中，具备介以上述存储器总线写入模拟信号的写入电路和介以上述存储器总线从上述存储器总线电路的存储单元中读出模拟信号的读出电路，上述存储器总线电路具备：输入装置，用于在写入动作时使上述写入电路和存储器总线变成导通状态，而在读出动作时，使之变成非导通状态；输出装置，用于使上述读出电路和存储器总线在读出动作时变成导通状态，而在写入动作时变成非导通状态，在复位动作时，上述存储器总线电路借助于输入装置使写入电路和存储器总线变成非导通状态的同时，借助于输出装置使读出电路和存储器总线变成导通状态，而且使已连接到存储器总线上的所有的存储单元的开关变成截止状态，而上述读出电路则介以上述输出装置把已与存储器总线相连接的模拟信号输入端子设定规定的电位。