[发明专利]对数字运算和逻辑运算进行处理以及在处理机(CPUS)、多计算机系统中使用的装置

摘要

本发明涉及一种计算装置,它根据下述配置由一逻辑装入部件(PLU)控制,并可在运行时间过程中进行配置和重新配置本发明提供一算术逻辑部件(EALU),它的功能和联网在寄存器中编程。寄存器内可在处理大量数据而不必对处理机(PAE)重新编程。为了控制算术逻辑部件(EALU),本发明提供一状态机(SM－UNIT);另外还分别为每一种运算数和结果提供寄存器(分别是O－REG和R－REQ),这些寄存器是按照部分充当移位寄存器设计的。结果寄存器数据经过一多路转换器(R10－MUX)反馈到EALU的一个输入端。一总线多路转换部件(BM－UNIT)有可能自总线系统读取数据和将结果输送到总线系统,同时。在有多个接收机的情况下,总线部件可以自动将数据传送给多个接收机,寄存器防止EALU中的数据处理系统访问总线,因此,每一个PAE可视为一个独立的装置,其中,PAE的配置和重新配置不影响数据发动机和接收机或各个独立的PAE。

主权项

1.在处理机(CPU)、多计算机系统、数据流处理机(DFP)、数字信号处理机(DSP)、脉动处理机和可编程逻辑部件(FPGA)中使用，由逻辑装入部件控制，对数字和逻辑运算进行处理，可配置并在运行时间可重新配置的阵列处理机(PAE)，其特征在于，a)设有一个可编程计算装置(EALU扩充算术逻辑部件)，执行数学和逻辑基本功能，b)计算装置的功能和联网在寄存器中编程，并能在无须对PAE重新编程的情况下处理大量数据，c)为了控制计算部件装置(EALU)，有一状态机(SM-UNIT)存在，d)分别为每一运算数和结果设有寄存器(分别是O-REG和R-REG)，这些寄存器可部分地充当移位寄存器使用，e)结果寄存器的数据经过一多路转换器(R2O-MUX)反馈到一EALU的输入端，f)一总线部件(BM-UNIT)允许总线系统的数据拾取，或结果向总线系统的馈送，同时，总线部件可将数据发送给多个接收机，并且，多个接收机自动实现同步，g)总线访问经过寄存器与EALU中的数据处理脱开，每个PAE可视为独立的部件，特别是，一PAE的配置和重新配置对数据发送和接收机以及独立的PAE没有干扰性的影响，h)数据传输过程经过一状态机(SYNC-UNIT)自动控制，为此有同步交换传输线路oRDY，oACK，rRDY和rACK提供使用，i)信号返回到PLU，以识别PAE的处理和重新配置状态(StateBack-UNIT)，