[发明专利]非易失性半导体存储器件的擦除方法无效
| 申请号： | 98100758.9 | 申请日： | 1998-03-18 |
| 公开（公告）号： | CN1193819A | 公开（公告）日： | 1998-09-23 |
| 发明（设计）人： | 松尾真;横泽亚由美 | 申请（专利权）人： | 日本电气株式会社 |
| 主分类号： | H01L29/788 | 分类号： | H01L29/788;H01L29/792;H01L27/105;H01L21/8247;G11C16/02 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 穆德骏 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一控制栅上施加一负电压脉冲,而一源区上施加一正的恒定电压脉冲,同时漏区是浮动状态。更具体地说,施加到控制栅上的电压绝对值在从存储器擦除操作开始到其后2毫秒的期间内随时间而增加,从2毫秒开始直到存储器擦除操作结束为止保持恒定。结果,源区与控制栅间的电位差在施加脉冲电压的开始时比施加脉冲电压的结束时小。这样就防止隧道型氧化物层在存储器擦除操作开始时受到高电场强度的作用,从而改进了写/擦耐久性。 | ||
| 搜索关键词： | 非易失性 半导体 存储 器件 擦除 方法 | ||
【主权项】：
1.一种在非易失性半导体存储器件的擦除方法，该非易失性半导体存储器件包括：一个第一导电类型的半导体基片、在所述半导体基片表面有选择地形成的具有第二导电类型的源区和漏区、在所述半导体基片上形成的第一绝缘层、在所述第一绝缘层上形成的浮动栅、在所述浮动栅上形成的一第二绝缘层、以及在所述第二绝缘层上形成的控制栅，该擦除方法特征在于包括如下步骤：对所述控制栅加一负脉冲，对所述源区加一正脉冲，同时使所述漏区成为浮动状态，所述负和正电压脉冲被控制以便加到所述控制栅上的电压和加到所述源区上的电压之间的电位差在施加所述脉冲电压的开始时刻比施加所述脉冲电压的结束时刻的小。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本电气株式会社，未经日本电气株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98100758.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
