[发明专利]半导体器件及其制造方法无效
| 申请号： | 98104086.1 | 申请日： | 1998-02-03 |
| 公开（公告）号： | CN1190239A | 公开（公告）日： | 1998-08-12 |
| 发明（设计）人： | 望月博;奥和田久美;金谷宏行;日高修 | 申请（专利权）人： | 东芝株式会社 |
| 主分类号： | G11C11/22 | 分类号： | G11C11/22 |
| 代理公司： | 上海专利商标事务所 | 代理人： | 孙敬国 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明揭示一种半导体器件及其制造方法。包括在半导体基板表层部分形成具有由杂质扩散区结构的漏极区及源极区的MOS晶体管的步骤;在半导体基板上形成绝缘膜的步骤;在绝缘膜上有选择地对接触孔进行开口的步骤;将下端部与MOS晶体管的漏极区与源极区中某一区域接触的电容接触接点埋入并形成于接触孔中的步骤;形成具有下部电极、强电介质膜及上部电极的强电介质电容的步骤;形成连接上部电极与电容接触接点上端面间的布线的步骤。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种半导体器件制造方法，其特征在于，包括在半导体基板表层部分上形成由杂质扩散区组成的漏极区及源极区的MOS晶体管的步骤，在形成所述MOS晶体管的步骤后，在所述半导体基板上形成绝缘膜的步骤，在所述绝缘膜上有选择地对接触孔进行开口的步骤，将下端部与所述MOS晶体管的所述漏极区及所述源极区内的某一区域接触的电容接触接点埋入并形成于所述接触孔中的步骤，在形成所述电容接触接点的步骤后，在所述绝缘膜上形成具有下部电极、强电介质膜及上部电极的强电介质电容的步骤，形成连接所述强电介质电容的所述上部电极与所述电容接触接点上面之间的布线的步骤。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东芝株式会社，未经东芝株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98104086.1/，转载请声明来源钻瓜专利网。
- 上一篇：集成电路的测试方法与装置
- 下一篇：在传真系统中有选择地接收传真信息的方法
