[发明专利]非易失存储器的制造方法无效
申请号: | 98108024.3 | 申请日: | 1998-04-28 |
公开(公告)号: | CN1095200C | 公开(公告)日: | 2002-11-27 |
发明(设计)人: | 崔雄林;罗庚晚 | 申请(专利权)人: | LG半导体株式会社 |
主分类号: | H01L21/82 | 分类号: | H01L21/82;H01L21/8246;H01L27/112;G11C16/00 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 黄敏 |
地址: | 韩国忠*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 非易失存储器的制造方法,包括制备第一导电型半导体衬底;以预定间隔一方向在半导体衬底中形成多条位线;以预定间隔在垂直位线方向形成多个场氧化膜;在半导体衬底整个表面上形成栅绝缘膜;与位线同方向,各位线间栅绝缘膜上形成具有预定间隔的浮置线;在包括浮置线的半导体衬底整个表面上形成介电膜;在介电膜上形成导电层和绝缘膜,进行选择性去除,在各场氧化膜间垂直各位线形成多条字线;在各字线的两侧形成绝缘膜侧壁垫;用字线和绝缘膜侧壁垫作掩膜,选择去除介电膜和浮置线,形成多个浮置栅极;在各浮置栅极两侧形成隧道氧化膜;在各位线间形成多条编程线,与隧道氧化膜接触。 | ||
搜索关键词: | 非易失 存储器 制造 方法 | ||
【主权项】:
1.一种非易失存储器的制造方法,包括以下步骤:制备第一导电类型的半导体衬底;以预定间隔于一个方向在半导体衬底中形成多条位线;以预定间隔在垂直于位线的方向形成多个场氧化膜;在半导体衬底的整个表面上形成栅绝缘膜;在与位线相同的方向,于各条位线之间的栅绝缘膜上形成多条具有预定间隔的浮置线;在包括浮置线的半导体衬底的整个表面上形成介电膜;接着在介电膜上形成导电层和绝缘膜,并对其进行选择性去除,以在各场氧化膜之间垂直于各条位线形成多条字线;在各条字线的两侧形成绝缘膜侧壁衬垫;采用字线和绝缘膜侧壁衬垫作为掩膜,选择地去除介电膜和浮置线,形成多个浮置栅极;在各个浮置栅极的两侧形成隧道氧化膜;和在各条位线之间形成多条编程线,与隧道氧化膜接触。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于LG半导体株式会社,未经LG半导体株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/98108024.3/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造