[发明专利]具有阻止无效数据输出的功能的同步型半导体存储器

摘要

同步型半导体存储器的输出控制电路100中包括的复位信号发生电路50取在规定的时刻使将数据输送给第二输出级的互补数据总线复位的复位信号ZRDFPC和对应于读出屏蔽信号的内部控制信号ZDQM的逻辑积,输出使将数据输送给最后输出级的互补数据总线复位的复位信号ZRDPC。因此,无效数据在互补数据总线RD、ZRD上被复位。

主权项

1．一种同步型半导体存储器，其特征在于：备有：分别包括含有呈行列状配置的多个存储单元的存储单元阵列、以及对应于上述存储单元阵列的行设置的多条字线的多个存储体；输出与外部时钟信号同步的内部时钟信号的内部时钟发生装置；响应从外部输入的读出命令，与上述内部时钟信号同步地从对应的上述存储体的存储单元读出数据的读出装置；输送由上述读出装置读出的上述数据的数据总线；接收从上述数据总线输送的上述数据、并输出到数据输出端的输出装置；使上述数据总线呈复位状态的复位装置；以及控制由上述复位装置进行复位的时刻的输出控制装置，上述输出控制装置响应在规定的时刻禁止将从上述读出装置输出的数据输出到外部的屏蔽信号，使上述数据总线呈复位状态。