[发明专利]半导体集成电路无效
| 申请号： | 98116352.1 | 申请日： | 1995-01-18 |
| 公开（公告）号： | CN1223412A | 公开（公告）日： | 1999-07-21 |
| 发明（设计）人： | 小原一刚 | 申请（专利权）人： | 松下电器产业株式会社 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50;H03K19/00 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王以平 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种能降低功耗又不增加其关键路径的延迟时间的半导体集成电路,它包括一由低电压源驱动的第一逻辑门电路(X4);一由高电压源驱动的第二逻辑门电路(X1,X2,X3);以及多个组合电路,各个组合电路设置在一个信号传输路径上,其中,所述半导体集成电路包括一个包括第二逻辑门电路(X1)的第一组合电路(X或5),形成所述第二逻辑门电路使某个为关键路径的特殊的信号传输路径的信号传输延迟时间等于或小于设计上的延迟上限值。 | ||
| 搜索关键词： | 半导体 集成电路 | ||
【主权项】：
1．一种半导体集成电路，包括：一由低电压源驱动的第一逻辑门电路(X4)；一由高电压源驱动的第二逻辑门电路(X1,X2,X3)；以及多个组合电路，各个组合电路设置在一个信号传输路径上，其中，所述半导体集成电路包括一个包括第二逻辑门电路(X1)的第一组合电路(X或5)，形成所述第二逻辑门电路使某个为关键路径的特殊的信号传输路径的信号传输延迟时间等于或小于设计上的延迟上限值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社，未经松下电器产业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98116352.1/，转载请声明来源钻瓜专利网。
- 上一篇：熔纺纤维的冷却和上油装置
- 下一篇：阴极射线管的制造方法
