[发明专利]半导体器件及其制作方法无效
| 申请号： | 99107553.6 | 申请日： | 1999-05-25 |
| 公开（公告）号： | CN1236989A | 公开（公告）日： | 1999-12-01 |
| 发明（设计）人： | 笠井直记 | 申请（专利权）人： | 日本电气株式会社 |
| 主分类号： | H01L21/82 | 分类号： | H01L21/82;H01L21/8242;H01L21/336;H01L27/04;H01L29/78 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 朱进桂 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体器件制造方法包括提供半导体衬底(1);形成第二半导体元件的第二栅电极(4);形成第二源/漏区(5);形成第二侧壁绝缘膜(6);形成第一栅电极(10);形成第一源/漏区(11)和形成第一侧壁绝缘膜(12)。半导体衬底(1)具有第一和第二半导体元件形成区(S,S)。在第一半导体元件形成区(S)被掩蔽的状态下,在第二半导体元件形成区(S)形成第二半导体元件的第二栅电极(4)和形成第二半导体元件的第二源/漏区(5)。 | ||
| 搜索关键词： | 半导体器件 及其 制作方法 | ||
【主权项】：
1．一种制作一个半导体器件的方法，其特征在于包括：(a)提供一个具有第一和第二半导体元件形成区(S,S)的半导体衬底(1)；(b)在所述第一半导体元件形成区(S)被掩蔽的状态下，在所述第二半导体元件形成区(S)形成一个第二半导体元件的一个第二栅电极(4)；(c)在所述第一半导体元件形成区(S)被掩蔽的状态下，在所述第二半导体元件形成区(S)形成所述第二半导体元件的一个第二源/漏区(5)；(d)在所述第一半导体元件形成区(S)被掩蔽的状态下，在所述第二二栅电极(4)的侧面部分上形成第二侧壁绝缘膜(6)；(e)在所述第二半导体元件形成区(S)被掩蔽的状态下，在所述第一半导体元件形成区(S)形成一个第一半导体元件的一个第一栅电极(10)；(f)在所述第二半导体元件形成区(S)被掩蔽的状态下，在所述第一半导体元件形成区(S)形成所述第一半导体元件的一个第一源/漏区(11)；(g)在所述第一栅电极(10)的侧面部分上形成第一侧壁绝缘膜(12)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本电气株式会社，未经日本电气株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/99107553.6/，转载请声明来源钻瓜专利网。
- 上一篇：双室离子束溅射淀积系统
- 下一篇：一种冰淇淋粉和由此制成的冰淇淋
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
