[发明专利]非易失性半导体存储器

摘要

存储单元阵列,具有由1个存储单元和夹着其的2个选择晶体管构成的单元。在1个区上,由连接在1条控制栅线CGL上的存储单元构成1页。在位线BLi上,连接具有闩锁功能的读出放大器。首先,将1页份的存储单元的数据读出到读出放大器,在读出放大器中改写数据,在进行页消除之后,将读出放大器的数据编程在1页份的存储单元上。通过在读出放大器中改写数据,就可以进行页单位或者字节单位的数据改写。

主权项

1、一种非易失性半导体存储器，包括：存储单元阵列，具有由1个存储单元(MC)和夹着其的2个选择晶体管(ST1、ST2)构成的存储单元组；位线(10b、BL)，被连接在上述2个选择晶体管的一方；读出放大器(13、S/A)，被连接在上述位线上具有闩锁功能，其中：上述存储单元，具备具有浮动栅和控制栅的叠栅构造。