[发明专利]用于动态随机存储器(DRAM)设备的带有电源管理模式的计算机系统无效
| 申请号： | 99815142.4 | 申请日： | 1999-11-01 |
| 公开（公告）号： | CN1332862A | 公开（公告）日： | 2002-01-23 |
| 发明（设计）人： | S·D·本恩;M·W·威廉斯 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F1/26 | 分类号： | G06F1/26;G06F1/32;G11C7/00 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 马铁良,王忠忠 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一计算机系统在存储器子系统中采用DRAM设备(设备1－12),这些DRAM设备被指派给相应于不同功耗的池,且最近访问的(MRA)被指派给活动池(20)并置于一堆垛结构的顶部。当活动池是满的且处理器访问另一个非当时指定给活动池(20)的设备时,在活动池中的一LRA设备从活动池移到备用池(21)。在下述两条件之一时,备用池(21)中的一LRA设备移入睡眠池(22)超时出现,或备用池和活动池(20和21)是满的且处理器访问另一个非当且处理器访问另一个非当时指定给活动池或备用池(20和21)的设备时。 | ||
| 搜索关键词： | 用于 动态 随机 存储器 dram 设备 带有 电源 管理模式 计算机系统 | ||
【主权项】：
1.一个计算机系统包括：一个中央处理器(CPU)；一个内存子系统，该子系统包括耦合到所述CPU的DRAM设备，所述CPU选择性的访问存储于DRAM设备中的信息；逻辑电路，该电路根据CPU对每个DRAM设备当时的访问情况将设备分派给活动池、备用池或睡眠池，所述活动池、备用池和睡眠池相应于DRAM设备的功率消耗状态；和用于储存活动池大小以确定活动池中设备的最大数量，以及储存备用池大小以确定备用池中设备的最大数量的装置；其中，所述逻辑电路中包括一个与活动池和备用池相关的堆栈结构，在这堆栈结构中，MRA设备被安置在活动池中且处于堆栈顶部(TOS)位置，当活动池已满且中央处理器访问另一个位于备用池或睡眠池中的设备时，在活动池中的LRA设备将被移至备用池。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/99815142.4/，转载请声明来源钻瓜专利网。
- 上一篇：包括苯乙烯/异烯烃共聚物中间嵌段的三嵌段共聚物
- 下一篇：除草剂组合物
