[发明专利]用于多线程处理机的指令高速缓存器

说明书

本申请是普遍转让共同未决的美国专利申请序号08/966,706的继续部分，于1997年11月10申请，标题为“有效对实地址高速缓存器管理的设备和方法，其是本文的参考文献。

本申请还和下述普遍转让共同未决的美国专利申请有关，它们都是本文的参考文献：

序号08/976,533，於1997年11月21日申请，标题为“在多线程数据处理系统中从多条目全相关高速缓存缓冲器存取数据”。

序号08/958,718,1997年10月23日申请，标题为“在多线程处理机中改变线程优先级”。

序号08/958,716，1997年10月23日申请，标题为“在多线程处理机中用于选择线程切换事件的方法和设备。

序号08/957,002，1997年10月23日申请，标题为“多线程处理机系统中的线程切换控制”。

序号08/956,875，1997年10月23日申请，标题是“多线程处理机中保证正向进展的设备和方法”。

序号08/956,577，1997年10月23日申请，标题为“在多线程处理机中强制线程切换的方法和设备”。

序号08/773,572，1996年12月27日申请，标题为“多线程处理机中指令和相关的取请求的后台完成”。

本发明一般地涉及数字数据处理，尤其涉及用于向数字计算机系统的处理单元提供指令的指令高速缓存器。

现代计算机系统通常包括中央处理机(CPU)以及存储、检索及传送信息所需的支持硬件，例如通信总线和存储器。它还包括和外界通信所需的硬件，例如输入/输出控制器或存储控制器，以及连在其上的部件，如键盘、监视器、磁带机、磁盘机、和连网的通信线路、等等。CPU是系统的心脏。它执行构成计算机程序的指令并且指导其它系统部件的操作。

从计算机硬件的角度来看，大多数系统以基本上相同的方式运行。处理机能执行有限的非常简单的运算集，例如，算术、逻辑比较以及把数据从一个单元移动到另一个单元。但以非常快的速度执行每次运算。指导计算机执行大量的这些简单运算的程序给出计算机错综复杂地做事的错觉”通过执行基本上相同的非常简单的运算集而可能达到的计算机系统的新的或者改进的能力，只是使用户感觉计算机系统工作得更快。从而，对计算机系统的持续改进要求使这些系统还要更快。

计算机系统的总速度(亦称为“吞吐量”)可以粗略地用单元时间内执行的运算次数来量测。概念上，所有可能的改进系统速度方法中的最简单方法是提高各部件的时钟速率，尤其是处理机的时钟速率。例如，若每件事加倍快地运行而其它方面完全照常工作，系统会以一半的时间完成给定的任务。由许多分离器件构成的早期计算机处理机容易通过缩小器件尺寸、减少器件数量以及最终把整个处理机装配成单块芯片上的集成电路明显地提高速度。尺寸的减少使得有可能提高处理机的时钟速度，从而提高系统速度。

尽管由集成电路得到速度上的极大改进，对速度更快的计算机系统的需求仍然存在。通过更大的集成(即增加单块芯片上封装的电路数量)、通过进一步减小电路的尺寸以及通过各种别的技术，硬件设计者能得到速度上的进一步改进。然而，设计者可以看出不能无限地不断减小物理尺寸，他们的继续提高处理机的时钟速率的能力是受到限制的。从而注意力转向到其它进一步改进计算机系统的总速度的方法上。

在不改变时钟速率的情况下，有可能通过使用多个处理机改进系统的吞吐量。在集成电路芯片上装配的各个处理机的不贵的价格使此成为现实的。尽管采用多个处理机存在确实的潜在好处，但也引入了附加的体系结构问题。在不对此深入研究时，仍可看出存在许多改进各个CPU的速度的理由，不管系统总线采用多个CPU还是采用单个CPU。若CPU时钟速率是给定的，有可能通过提高每个时钟周期中执行的运算的平均数量提高每个CPU的速度，即，每秒钟执行的运算的数量。

为了提高CPU速度，在高性能处理机设计中常常采用指令流水线技术，以及一层或多层超高速缓冲存储器。流水线指令执行允许在结束前一个发布的指令之前开始执行后继的指令。超高速缓冲存储器存储频繁使用的数据以及其它更接近处理机的数据，并且在大多数情况下允许不必等待对主存储器的全部存取时间下持续地执行指令。