[发明专利]采用低电压电平的同步数据获取电路及方法

权利要求书

1．一种集成电路中的同步数据获取电路，用于使一个数据信号中的数据的获取与一个定时信号同步，所述同步数据获取电路采用具有一个低电压电平的电压信号，所述数据信号和所述定时信号具有高于所述低电压电平的第一电压电平，该同步数据获取电路包括：

一个定时驱动电路，它用于接收所述定时信号，所述定时驱动电路输出一个具有所述低电压电平的低电压定时信号；

一个数据驱动电路，它用于接收所述数据信号和所述定时信号，所述数据驱动电路输出一个具有所述低电压电平的低电压时钟数据信号；和

一个数据时钟电路，它耦连至所述定时驱动电路和所述数据驱动电路，所述数据时钟电路用于接收所述低电压定时信号和所述低电压时钟数据信号，所述数据时钟电路输出一个已同步获取数据信号，此已同步获取数据信号具有高于所述低电压电平的所述第一电压电平。

2．根据权利要求1的同步数据获取电路，其中，所述第一电压电平表示在所述集成电路中处于所述同步数据获取电路外围的电路的工作电压电平。

3．根据权利要求1的同步数据获取电路，其中，所述定时驱动电路包括一个低电压定时驱动电路，所述低电压定时驱动电路具有一个低电压定时驱动电路输入端和一个低电压定时驱动电路输出端，所述输入端用于接收具有所述第一电压电平的第一信号，所述输出端用于输出具有所述低电压电平的第二信号。

4．根据权利要求3的同步数据获取电路，其中，所述定时驱动电路还包括一个脉冲整形电路，它耦连至所述低电压定时驱动电路，所述脉冲整形电路用于接收所述定时信号，并且用于向所述低电压定时驱动电路输出一个脉冲修改的(pulse-modified)定时信号作为所述第一信号，所述脉冲修改的定时信号具有所述第一电压电平和一个修改的脉冲宽度，此修改的脉冲宽度不同于所述定时信号的脉冲宽度。

5．根据权利要求4的同步数据获取电路，其中，所述低电压定时驱动电路包括：

第一倒相器，它具有第一倒相器输入端和第一倒相器输出端，所述第一倒相器输入端表示所述低电压定时驱动电路输入端，用于接收所述第一信号；

第二倒相器，它具有第二倒相器输入端和第二倒相器输出端，所述第二倒相器输入端耦连至所述第一倒相器输出端；

第一n-FET，它具有第一n-FET栅极、第一n-FET漏极和第一n-FET源极，所述第一n-FET栅极耦连至所述第二倒相器输出端，所述第一n-FET漏极和所述第一n-FET源极中的一个耦连至一个低电压源；

第二n-FET，它具有第二n-FET栅极、第二n-FET漏极和第二n-FET源极，所述第二n-FET栅极耦连至所述第一倒相器输出端，所述第二n-FET漏极和所述第二n-FET源极中的一个耦连至地，所述第二n-FET漏极和所述第二n-FET源极中的另一个耦连至所述低电压定时驱动电路输出端，所述第一n-FET漏极和所述第一n-FET源极中的另一个也耦连至所述低电压定时驱动电路输出端。

6．根据权利要求3的同步数据获取电路，其中，所述低电压定时驱动电路包括：

第一倒相器，它具有第一倒相器输入端和第一倒相器输出端，所述第一倒相器输入端表示所述低电压定时驱动电路输入端，用于接收所述第一信号；

第二倒相器，它具有第二倒相器输入端和第二倒相器输出端，所述第二倒相器输入端耦连至所述第一倒相器输出端；

第一n-FET，它具有第一n-FET栅极、第一n-FET漏极和第一n-FET源极，所述第一n-FET栅极耦连至所述第二倒相器输出端，所述第一n-FET漏极和所述第一n-FET源极中的一个耦连至一个低电压源；

第二n-FET，它具有第二n-FET栅极、第二n-FET漏极和第二n-FET源极，所述第二n-FET栅极耦连至所述第一倒相器输出端，所述第二n-FET漏极和所述第二n-FET源极中的一个耦连至地，所述第二n-FET漏极和所述第二n-FET源极中的另一个耦连至所述低电压定时驱动电路输出端，所述第一n-FET漏极和所述第一n-FET源极中的另一个也耦连至所述低电压定时驱动电路输出端。