[发明专利]采用低电压电平的同步数据获取电路及方法

说明书

本发明涉及在集成电路中用于使数据获取同步的电路。更具体地讲，本发明涉及用于使数据获取同步的电路，这种电路能够采用低电压信号来降低功耗和／或改善性能。

在任何集成电路(IC)中，数据信号都常常需要从IC上一个位置处的一个电路被发送到IC上另一位置处的一个接收电路。正如本领域技术人员所公知的，数据信号中包含的数据存在于适当规定的数据周期(cycle)中，每个周期具有一个有限的时段(period)，在此时段内数据获取是有效的。如果一个数据周期仅仅对于一个有限的时段是有效的，那么保证接收电路在这个相当短的时段内获取数据是很重要的。这在现代的高速IC中尤其重要，因为高速IC大大地减小了数据有效时段即其中必须执行数据获取的时段的时长。

为了解决在数据周期有效的有限时间内在接收电路处合适地获取数据的问题，可以为接收电路提供定时或时钟信号。为了使接收电路处数据获取同步，采用同步数据获取电路是公知的。一般情况下，如果定时信号恰当地跟踪数据信号，接收电路就可以根据定时信号中提供的定时信息决定何时获取包含在数据信号中的数据。

为便于论述，图1A示出了一种已有的电路100，此电路用于使IC上接收电路处数据获取同步。所示的电路100包括一个定时(timing)延迟／驱动器102、一个数据延迟／驱动器104和一个定时数据(clockeddata)驱动器106。如图所示，一个数据信号108被输入数据延迟／驱动器104，它由一个控制信号110进行时钟控制从而产生一个定时数据信号112。相同控制信号110还将定时延迟／驱动器102进行，从而产生一个定时信号114。对于其上设置电路100的特定IC而言，定时延迟／驱动器102和数据延迟／驱动器104保证了定时信号114恰当地跟踪定时数据信号112，从而允许定时数据驱动器106根据由定时信号114提供的定时信息恰当地获取定时数据信号112中包含的数据。如图所示，所获取的数据从定时数据驱动器106输出，作为图1A中的输出数据116。图1A中的数据同步电路是公知的，并且为简便起见不再对其做过多的说明。

虽然图1A的电路100实现了使数据获取同步的功能，但有明显的缺点。图1A中所示的结构的一个主要缺点涉及到以下事实：为实现同步数据获取，已有的电路100工作需要采用全摆动(激励)信号(即具有IC的全线-线间电压摆动(full rail-to-rail voltage swing)的信号)。更具体地讲，已有的电路100不能采用低电压信号完成同步数据获取任务。作为这里使用的术语，低电压信号是指幅度处于一个低电压范围内的信号，此低电压范围是低于全V_DD-外围电路的工作电压的一个电压范围。在有些情况下，低电压电平可能足够低(例如1V)，以致于接近晶体管的阈值电压(通常在0．7V左右)。由于低电压信号对降低电路功耗和／或改善性能是有用的，已有的电路100不能采用低电压信号完成其同步数据获取任务就呈现为一个严重的缺点。

已有的电路100不能采用低电压信号实现同步数据获取的一个原因涉及到其基本构成单元之一CMOS倒相器。CMOS倒相器是诸如定时延迟／驱动器102和数据延迟／驱动器104中的那些延迟电路的基本构成单元。为便于论述，图1B示出了一个简单的CMOS倒相器150，它包括一个p-FET晶体管152，此晶体管与一个n-FET晶体管154串联连接在V_DD和地之间。

首先考虑在CMOS倒相器150的输入端采用全摆动信号的情况。当CMOS倒相器150的输入端的输入信号A为高即处于V_DD电平时，p-FET 152截止，n-FET 154导通，使得输出信号B被拉至地。相反，当CMOS倒相器150的输入端的输入信号A为低即处于地电平时，p-FET 152导通，n-FET 154截止，使得输出信号B被拉至V_DD。在这种情况下，CMOS倒相器150正确地工作。