[发明专利]减少转移器件泄漏的DRAM单元及其制造工艺

说明书

本发明一般涉及半导体器件，具体涉及截止电流(Ioff)减小和低源-漏泄漏的场效应晶体管。

动态随机存取存储器(DRAM)单元通常有一个转移器件和一个电容器。如此命名DRAM单元是由于即使连续地施加电，它也仅能在毫秒的数量级上临时地保持信息。因此，必须以周期性的间隔读取和刷新单元。虽然存储时间最初看起来很短，但实际上长度足以允许刷新周期之间的许多存储操作。每比特成本、器件密度、以及使用的灵活性(即，读和写操作都可以)的优点使DRAM单元成为目前最广泛使用的半导体存储器。

通常，DRAM单元的集成电路技术基于在单个硅衬底中形成大量的转移器件的能力。一种类型的转移器件为场效应晶体管(FET)。现在主要有两种类型的FET：金属氧化物半导体场效应晶体管或MOSFET(也称做绝缘栅FET或IGFET)，以及结-栅场效应晶体管或JFET。

FET有一个控制栅和形成在衬底中的源区和漏区。通过将如硼等的离子或掺杂剂注入到半导体衬底的表面内常规地形成源区和漏区。半导体衬底通常由含有通过离子注入形成的重掺杂p+浅阱的单晶硅制成。控制栅形成在淀积在源区和漏区之间区域上的介质绝缘体上。随着电压施加到控制栅，衬底中可移动的带电颗粒在源区和漏区之间的区域中形成导电沟道。由此，在FET中，沟道引入到源区和漏区之间硅区域的表面中，通过设置在沟道上的栅极控制源区和漏区之间沟道中的电荷隧道效应。一旦形成沟道，晶体管“导通”，电流在源区和漏区之间流动。

制造在晶片上的集成电路的数量一年一年地显著增加。众所周知通过提高集成电路制造的技术可以成功地将每个集成电路芯片的尺寸减到最小。一种方法是缩短FET中的沟道长度。不幸的是，FET中较短的沟道存在严重的缺点。

一个缺点是需要抑制关断栅极时从电容器穿过栅极的漏电流，称做截止电流(I_off)。电流泄漏导致保持时间减少。随着在DRAM单元中沟道长度的减小，对栅极泄漏的控制变得更加困难。此外，新一代的DRAM产品将可能需要更低的电源和更长的刷新周期。

减小I_off的常见方法是增加在硅衬底中形成的浅阱中的掺杂浓度。如果使用栅电极材料作为FET的栅电极，例如p型多晶硅栅用做n沟道FET，那么半导体衬底和多晶硅之间的功函数差较大，由此阈值电压(V_t)降低。因此，通常用如硼等与衬底有相同导电类型的杂质离子注入沟道区，由此有规律地升高阈值电压。不幸的是，通过增加阱中的掺杂浓度，存储节点泄漏、场增强结泄漏、以及栅引起的漏区泄漏都加剧了。

此外，随着沟道变短，沟道中的电场增加。沟道中的载流子迁移率随电场的增加而增加，直到达到饱和值。如果电场连续地增加，那么在靠近漏区的区域载流子的量倍增。这种情况产生衬底电流，造成寄生的双极结晶体管。

DRAM单元中常规FET的制造缺陷表明仍需要减小晶体管截止时由电容器穿过栅极的漏电流以及浅阱和源漏区之间的结泄漏。为了克服常规制造工艺的缺点，提出一种新工艺。本发明的一个目的是提供一种减少晶体管器件的I_off同时保持低源-漏结泄漏的制造工艺。

要达到所述和其它的目的，并鉴于它的用途，本发明提供一种具有一个电容器的DRAM单元的转移器件的制造工艺。转移器件的沟道中的硼离子浓度比漏和源区的高。这种构成增加了由该工艺制造的DRAM单元中的阈值电压并降低了I_off。

在一个实施例中，通过以下步骤制造DRAM单元的转移器件。首先，形成具有源区、漏区和沟道区的半导体衬底。接下来，硼离子注入到硅衬底中。在注入期间，沟道接收了最高剂量的硼离子，由此增加了DRAM单元中的阈值电压并降低了I_off。

在另一实施例中，通过以下步骤制造DRAM单元的转移器件。首先，形成具有源区、漏区和沟道区的半导体衬底。接下来，硼离子注入到硅衬底中，形成衬底中的表面硼集中的部分。该步骤之后，在源区和漏区上形成牺牲层。接下来，从源区和漏区的至少一部分中除去硼离子，由此沟道的硼离子的浓度高于源区和漏区的，由此增加了DRAM单元中的阈值电压并降低了I_off。

应该理解以上的概述和以下的详细说明都是本发明的示例性的而不是限定性的。

当结合附图阅读时，从下面详细的说明可以更好地理解本发明。需要强调的是，根据通常的做法，图中的各种结构没有按比例。相反，为清楚起见，任意地放大或减小了各种结构的尺寸。附图中包括以下各图：