[发明专利]在半导体晶片上形成铜层的方法

说明书

本发明一般涉及半导体生产技术，尤其是涉及一种在半导体衬底上电镀铜以形成镶嵌的铜互连的方法。

当前的半导体设备需要较高的电流密度来得到较好的性能。此外，设备的大小正在缩小到几何形状，当传导较高电流密度时，这种情况就日益变得有问题。当同时保持对电迁移(EM)的足够电阻级、减少的金属空隙、改进的晶片生产的生产率时，并且也要避免其他常见的可靠性问题时，必须用现有技术来适应较高电流密度以及缩小的几何形状。而铝是一种成熟的集成电路(IC)互连材料，铜只是一种相对新的用于IC互连的材料。

用来在衬底上淀积铜(Cu)的最有前途方法中的一种是通过使用诸如电镀的方法。当用于集成电路(IC)应用时，电镀铜提供超过铝的多种优点，其中一个主要优点是铜比以铝为基础的材料的电阻更小，因此能够工作在较高频率。此外，铜比铝对与电迁移(EM)相关的常规问题有更大的电阻性。当利用铜来提供半导体设备可靠性中的全面改进时，会出现对电迁移的增加电阻，因为经过一段时间后，具有较高电流密度和/或对EM的较低电阻的电路将具有在它们的金属互连中产生空隙或开路的趋势。这些空隙或开路可以在现场或老化期间造成设备的灾难性失败。

然而，将铜集成到IC的生产过程也带来了新的问题，并且在可靠性方面或对于大批量生产不可能彻底实现优化。例如，已经发现如果利用电解液将铜太快地淀积到高宽高比的开口中，基本上只有在直流(DC)模式中才会遇到在铜互连中形成空隙区域或小孔的问题，前述电解液具有高的外加电压或电位。在这些电镀条件下，淀积的铜最终在开口的上部夹断，产生一个铜密封的空气区或者逐渐淀积的铜膜中的空隙。而且，高电流密度，DC模式，铜的电镀产生高的淀积率，并且由于将电镀杂质不良地掺入电镀的Cu膜中，会产生具有下降的对电迁移(EM)电阻的铜膜。

此外，有效的铜电镀非常依赖于底层膜的质量。如果底层铜晶粒膜没有均匀地被淀积或包含带有不充分数量的晶粒材料的区域，则铜将不均匀地淀积在这些区域上，并且可能引起IC产量的减少和/或IC的可靠性问题。一般地说，当利用低生产率、低DC电镀方法时，铜电镀对底层晶粒层的灵敏度增加。因此，不管使用的是高或低的DC方法，在最终的结构中似乎不可避免一个或多个严重的铜电镀问题。

因此，当同时保证减少或消除的空隙结构，改进的对电迁移(EM)的电阻，改进的均匀性和/或类似的优点时，在半导体产业中需要一种具有足够生产率的电镀铜互连的方法。

除了电镀可靠性、性能以及产量的问题，常规的淀积铜的方法一般要求利用固定时间淀积在衬底上电镀铜。一般来说，通过特定条件下的电镀室来处理测试衬底，以确定该处理是否在技术规范或控制限度内工作。如果该系统在其限度内工作，随后产品晶片的固定时间淀积处理可以开始一段时间。这种测试晶片的处理控制方法借助于淀积条件经过一段时间有希望保持不变的假设，假定随后的产品晶片将处于技术规范中或控制限度内。

处理测试晶片、确定测试晶片得到好的结果的静态条件以及利用带有连续成功希望的这些条件静态地处理晶片的总的方法既耗时、不可靠，又昂贵。因此，提供一种可以现场终点或实时监视电镀操作的铜电镀系统是有好处的，以便在电镀期间可以由计算机动态地控制电镀操作，从而减少测试晶片的使用率以及晶片擦痕，进一步优化生产率，并且改进镀膜的性能。

本发明的特征和优点将通过描述实施例及附图得到更加清楚地理解，附图中同样的附图标记表示同样及相应的部件，其中：

图1用截面图和电路方框图混合的形式描述了用于将铜材料电镀到半导体晶片上的电镀室及与其相连的计算机控制系统。

图2用顶视图的形式描述了图1的阴极组件(即晶片、转盘以及弓形夹)。

图3-7用截面图的形式描述了利用图1-2系统将铜逐渐电镀到两个镶嵌结构内的方法。

图8-13用各种XY坐标轴的形式描述了在铜电镀期间可以控制图1电镀室的阴极组件，以便改进超过现有技术所教导的质量的铜互连质量的多种不同的方法。

一般来说，本发明为一种用于控制铜电镀室的阴极和/或阳极以便改进经过铜电镀操作在半导体晶片上形成的铜(Cu或Cu合金)互连质量的方法和装置。已经发现与各种任选的直流(DC)偏置周期夹杂物一起的各种脉冲正和/或负的电流波形顺序可以对铜的均匀性、对电迁移(EM)的铜电阻、电镀生产率、铜的空隙、铜晶粒结构和/或类似特性中的一种或多种具有不利的影响，前述各种任选的直流偏置周期施加到铜电镀室的阴极和/或阳极。

这里所教导的改进的铜电镀方法通过具体地参照图1-13可以被更好地理解。