[发明专利]半导体装置的制造方法和半导体装置

权利要求书

1．一种半导体装置的制造方法，该方法是在第1导电型的半导体衬底的上层部中形成的第1区域和第2区域中分别形成第2导电型的第1和第2MOS晶体管的方法，其特征在于，具备下述步骤：

(a)在上述第1和第2区域中分别形成第2导电型的第1源／漏区对、位于上述第1源／漏区对间的第1导电型的沟道区和位于上述沟道区上的栅电极区的步骤；

(b)在上述第1和第2区域各自的栅电极区的侧面上形成第1侧壁的步骤；

(c)在整个面上形成层间绝缘膜，只在上述第1区域中贯通上述层间绝缘膜并形成槽以使上述第1侧壁的侧面露出的步骤；以及

(d)在包含上述槽内部的上述第1侧壁的侧面上的整个面上形成了第2侧壁形成用绝缘膜之后，通过除去上述槽内部以外的上述第2侧壁用绝缘膜在上述第1侧壁的侧面上形成第2侧壁的步骤，

在上述第1区域中，利用上述第1和第2侧壁、上述第1源／漏区对、上述沟道区和上述栅电极区构成上述第1MOS晶体管，在上述第2区域中，利用上述第1侧壁、上述第1源／漏区对、上述沟道区和上述栅电极区构成上述第2MOS晶体管。

2．如权利要求1中所述的半导体装置的制造方法，其特征在于，还具备：

(e)在上述步骤(c)之后且在上述步骤(d)之前执行的、从上述槽导入第2导电型的杂质、与上述第1源／漏区对分别相邻接地形成第2导电型的第2源／漏区对的步骤。

3．如权利要求2中所述的半导体装置的制造方法，其特征在于，还具备：

(f)在上述步骤(d)之后执行的、以上述第2侧壁作为掩模从上述槽导入第2导电型的杂质、与上述第2源／漏区对分别相邻接地形成第3源／漏区对的步骤。

4．如权利要求3中所述的半导体装置的制造方法，其特征在于：

上述第2和第3源／漏区对的至少一方，与上述第1源／漏区对相比，其形成深度较深。

5．如权利要求1至4的任一项中所述的半导体装置的制造方法，其特征在于：

上述第1区域包含半导体存储器的存储单元形成区，上述第2区域包含上述半导体存储器的外围电路形成区。

6．如权利要求5中所述的半导体装置的制造方法，其特征在于：

上述半导体存储器包含DRAM。

7．一种半导体装置的制造方法，该方法是在第1导电型的半导体衬底中形成第2导电型的MOS晶体管的方法，其特征在于，具备下述步骤：

(a)在上述半导体衬底的表面中形成第2导电型的源／漏区对、位于上述源／漏区对间的第1导电型的沟道区和位于上述沟道区上的栅电极区的步骤；

(b)在整个面上形成侧壁用绝缘膜的步骤；

(c)在不露出上述半导体衬底的情况下，部分地除去上述栅电极区的一方侧面一侧的上述侧壁用绝缘膜的步骤；以及

(d)对于上述侧壁用绝缘膜进行刻蚀处理、通过除去栅电极区侧面以外的上述侧壁用绝缘膜、利用残存的上述侧壁用绝缘膜在上述栅电极区的侧面上形成侧壁的步骤，将上述第1区域中的上述侧壁的另一方侧面一侧的形成宽度形成得比上述一方侧面一侧的形成宽度宽，

利用上述侧壁、上述源／漏区对、上述沟道区和上述栅电极区构成上述MOS晶体管。

8．如权利要求7中所述的半导体装置的制造方法，其特征在于，还具备：

(e)在上述步骤(d)之后执行的、在上述半导体衬底上形成存储单元电容器的步骤，上述存储单元电容器的一方电极与上述MOS晶体管的上述源／漏区对中的上述另一方侧面一侧的源／漏区导电性地连接。

9．如权利要求8中所述的半导体装置的制造方法，其特征在于：

上述半导体存储器包含DRAM。

10．一种半导体装置，其特征在于：

具备：

具有存储单元形成区和外围电路形成区的第1导电型的半导体衬底；

在上述存储单元形成区和外围电路形成区中分别形成的第2导电型的第1和第2MOS晶体管；以及

在上述存储单元形成区中形成的、一方电极与上述第1MOS晶体管的一方电极区导电性地连接的存储单元电容器，

将在上述第1MOS晶体管的栅电极区的侧面上被设置的侧壁的形成宽度设定得比在上述第2MOS晶体管的栅电极区的侧面上被设置的侧壁的形成宽度宽。