[发明专利]半导体装置的制造方法和半导体装置

说明书

本发明涉及在DRAM(动态随机存取存储器)中使用的MOS晶体管等的半导体装置的制造方法。

DRAM(动态随机存取存储器)由作为蓄积存储信息用的存储区的存储单元阵列和相对于该存储单元阵列进行预定的输入输出工作用的外围电路构成。配置多个相当于最小存储单位的存储单元而构成存储单元阵列。DRAM中的存储单元基本上由1个电容器和与其连接的1个MOS(金属氧化物半导体)晶体管构成。而且，在工作中，判定在电容器中是否蓄积了预定的电荷，通过将其与数据“0”、“1”相对应来进行信息存储。

图34是典型的DRAM的存储单元的等效电路。如该图中所示，存储单元200由电容器201和单元晶体管202构成，单元晶体管202的源／漏电极中的一个电极与电容器201的一个电极连接，单元晶体管202的另一个电极与位线203连接。此外，单元晶体管202的的栅电极与字线204连接，位线203与读出放大器205连接。

再有，之所以使用「源／漏」这样的表述，是因为利用信息的读出或写入，该电极起到载流子的供给源(源)的功能，或起到将载流子向外取出(漏)的功能。

图35是示出现有的存储单元的结构的剖面图。在该图中，用虚线示出了一部分被隐蔽的部分。如该图中所示，在p型的半导体衬底101上形成用分离氧化膜构成的STI(浅槽隔离)102，在导电性方面将元件间绝缘分离开。

由栅绝缘膜103、栅电极104、n型的源／漏区105、106、侧壁107和绝缘膜108以n型来构成MOS晶体管，栅电极104也起到字线204的功能。

源／漏区105和106夹住栅电极104，在半导体衬底101的表面上有选择地被形成，侧壁107是覆盖栅电极104的绝缘膜，在与栅绝缘膜103邻接的侧壁107的下部，形成绝缘膜108。

多晶硅衬垫110a的底面与源／漏区106连接，上表面与下述的存储节点111连接。另一方面，多晶硅衬垫110b的底面与源／漏区105连接，上表面通过图35中未示出的区域与图中用虚线示出的位线113连接。

在包含MOS晶体管和多晶硅衬垫110a及110b的半导体衬底101的整个面上形成层间绝缘膜112，在层间绝缘膜112上形成氮化硅膜114。

然后，在氮化硅膜114的上部区域上形成存储单元电容器118。存储单元电容器118由下部电极115、粗面化的多晶硅120、电容器电介质膜116和单元板117构成。下部电极115的材料为掺磷的非晶硅或掺杂多晶硅。电容器电介质膜116由氧化硅膜、氮化硅膜或高介电常数的膜等构成。单元板117由包含n型杂质的多晶硅构成。存储单元电容器118的下部电极115通过贯通层间绝缘膜112被形成的存储节点111与多晶硅衬垫110a导电性地连接。

由于作为存储信息在存储单元电容器118中被蓄积的电荷因源／漏区105、106与半导体衬底101的n-p结部分、或电容器电介质膜116等中的漏泄电流等而逐渐地放电，故为了在DRAM中继续保持存储，必须有适时地注入电荷的操作。将该操作称为刷新。

以下，简单地说明刷新操作。首先，利用读出放大器205读出并判断被写入到电容器201中的信息内容。然后，根据已判断的信息内容，在判断为已在电容器201中注入了电荷的情况下，补充新的电荷，在判断为没有注入电荷的情况下，通过写入操作以消除电容器201中的电荷。

再有，对被选择的栅电极104和源／漏区105施加电压，如上所述，通过进行该存储单元电容器中被蓄积的信息的读出和写入，来进行刷新操作。

但是，在现有的半导体存储器中，除了因读出操作引起的信息的消失之外，还有从存储节点和MOS晶体管源／漏区与半导体衬底的n-p结部分发生漏泄电流，信息消失了。为了防止因该漏泄电流引起的信息的消失，必须以1msec～约几百msec的比较短的周期，对于在全部的存储单元中被蓄积的信息进行刷新操作，由于频繁地进行刷新操作，故存在半导体存储器的功耗增大的问题。

此外，由于在进行刷新操作的期间内不能读出存储单元中被蓄积的信息，故存在刷新时间的间隔(暂停刷新时间)变短的问题。如果该暂停刷新时间短，则产生对于操作的数据使用效率下降的问题。

本发明是为了解决上述问题而进行的，其目的在于提供一种可得到谋求降低漏泄电流而不把集成度损害到必要程度以上的MOS晶体管的半导体装置的制造方法。