[发明专利]采用可编程延迟来控制地址缓冲器的存储器

权利要求书

1．一种存储器，其特征在于：

一个地址缓冲器，具有用于接收地址信号(ADDR)的输入端，提供真地址信号(A)的第一输出端；提供互补地址信号(AB)的第二输出端；和控制输入端；

多个熔丝(110)，用于提供延迟程序(DC)信号；

时钟电路(106)，具有接收外部时钟(KPAD)的输入端和输出端(KR/W)；

可编程脉冲宽度电路(108)，具有耦合到时钟电路的输出端的第一输入端，接收延迟程序信号的第二输入端，和耦合到地址缓冲器的控制输入端的输出端；

响应启动信号启动的字线驱动器；

响应延迟的启动信号启动的检测放大器；和

响应该启动信号提供延迟的启动信号的可编程延迟电路，其中可编程延迟电路具有与可编程脉冲宽度电路产生的脉冲的宽度相同的延迟；

其中地址缓冲器响应被禁止的控制输入端使真和互补地址信号处在相同逻辑状态。

2．在具有地址缓冲器的存储器中，地址缓冲器具有用于接收地址信号的输入端，提供真地址信号的第一输出端；提供互补地址信号的第二输出端；和控制输入端；该存储器具有多个模块，由对应的模块选择信号选择每个模块；并对此响应进入存储器的工作周期，提供启动解码器的工作地址信号以选择位单元，电路的特征在于：

多个熔丝，用于提供表示延迟的延迟程序信号；

时钟电路，具有接收表示何时已进入工作周期的外部时钟的输入端，和输出端；

可编程脉冲宽度电路，具有耦合到时钟电路的输出端的第一输入端，接收延迟程序信号的第二输入端，和耦合到地址缓冲器的控制输入端的输出端；

响应对应的模块选择信号的可编程延迟电路，

所述可编程延迟具有响应该延迟程序信号的延迟；

由可编程延迟电路启动的检测放大器；和

由模块选择信号启动的字线驱动器。

3．根据权利要求2所述的存储器，其中对可编程脉冲宽度电路编程，以具有与可编程延迟电路的延迟相等的脉冲宽度。

4．一种存储器，其特征在于：

地址缓冲器；

响应该地址缓冲器的存储阵列；

耦合到地址缓冲器的第一可编程延迟电路；

耦合到地址缓冲器和存储阵列并响应启动信号启动的字线驱动器；

耦合到存储阵列并响应延迟的启动信号启动的检测放大器；

响应该启动信号提供延迟的启动信号的第二可编程延迟电路；和

耦合到第一和第二可编程延迟电路的选择电路，具有提供表示延迟的选择信号的输出端。