[发明专利]采用可编程延迟来控制地址缓冲器的存储器

说明书

本发明涉及存储器系统，特别是为归零方案而向地址缓冲器产生复位信号以改善速度和降低功率的可编程延迟。

动态检测通常用于在特定类型的存储器系统中检测小的位线差异。例如，同步随机存取存储器(SRAM)通常使用动态检测。动态检测一般利用在下一次检测事件前必须预充电的动态放大器来实现。因此，需要一个复位信号，对动态放大器预充电以便准备后续的检测事件。用来产生复位信号的常用方法是使所有地址归零，也被称为归零(RTZ)方案。该复位信号用于复位所有预解码器和动态检测放大器。在典型的RTZ方案中，每个地址缓冲器认定两个信号，真地址信号和其二进制补码，将所有真和补码地址信号归零以实现复位。

一种RTZ方案是使用外部时钟的下降缘作为复位事件。然而，对外部时钟的依赖会产生问题并迫使使用存储器芯片的设计者满足输入时钟信号的具体定时要求。如果外部时钟信号具有较低的占空系数和因此有短＂通＂脉冲，下降缘可能达到得太快并且是在能够检测存储阵列的位线之前。如果复位太快，会使存储器件不能正常工作。另一方面，如果外部时钟信号具有相对高的占空系数，器件复位相对滞后，从而增加了不必要的功率使用。

另一种RTZ方案是使用自定时脉冲。然而，自定时脉冲的宽度因温度、电源和变化过程而改变。因此，在检测到数据之前，如果自定时脉冲的宽度太小，地址缓冲器可能复位太快。另一方面，如果脉冲宽度太宽，不必要地增加了最小周期时间。依赖于自定时脉冲的电压和温度依据环境条件造成操作的改变并影响存储器的定时。自定时的脉冲还取决于选择任意定时值的过程。选择太短的定时周期会导致在制造过程中产生明显的损耗。选择太长的定时周期会导致周期时间明显增加和不必要的能耗。

由于在地址复位和动态放大器启动之间没有跟踪机构，当试图生成用于检测动态放大器的独立控制信号时情况更糟。希望有一种允许复位和均衡的最大时间，同时还降低功率和改善周期时间的新RTZ方案。还希望提供一种在各种温度、电源电平和工艺变化中工作，而不依赖于外部时钟规范并且不经受外部时钟抖动的存储器件。

图1是采用根据本发明实施例的可编程延迟器件的存储器件的代表部分的方框图。

图2是根据可用于图1的延迟电路的本发明实施例的典型可编程延迟电路的方框图。

图3是根据本发明实施例实现的图1的时钟控制电路的方框图。

图4是图1的存储器件中采用的归零(RTZ)地址缓冲器的方框图。

图5是说明图1的存储器件的工作的定时图。

图1是根据本发明实现的存储器件100的代表部分的方框图。可以用本领域技术人员已知的任何类型的集成电路(IC)或封装来实现存储器件100。所示的存储器件100是以约333兆赫工作的八(8)兆位滞后写同步静态RAM(SRAM)器件。然而，应该理解，本发明可应用于任何类型任何规模和速度的存储器件。

向地址缓冲器102提供多个地址位(ADDR_j，地址缓冲器102认定到预解码器104的对应的多个地址信号A_j和地址补码信号AB_j。预解码器104认定几组地址信号，包括块选择地址信号A_B，行地址信号A_R，和列地址信号A_C。由共同表示为K_R/W信号的一个或多个读/写(R/W)时钟信号控制地址缓冲器102。由时钟控制电路(K控制)106认定K_R/W信号。把外部时钟信号KPAD以及R/W控制信号SSBPAD和SWBPAD提供给K控制电路106。K控制电路106包括延迟电路108，延迟电路108接收由熔断电路110产生的共同表示并被称为DC信号的多位延迟码。在所示的具体实施例中，有十八(18)个ADDR_j地址信号，以便j从一(1)变到十八(18)。然而，应该理解，本发明可应用于任何数量的地址位。