[发明专利]半导体保护器件及其制造方法

说明书

本发明涉及半导体保护器件和制造半导体保护器件的方法。

本发明特别涉及半导体器件中芯片上的静电保护元件，该半导体器件包括具有0.5微米或以下的最小互连宽度的具有微细特征的互补型MOS半导体集成电路。

以往，本领域的技术人员由例如下列文献中已经了解了这种类型的半导体芯片上的静电保护技术。

更具体地说，如图6所示，美国专利5502317披露了形成于P型半导体衬底126表面上的N阱142、连接到其中形成的外部端子上的P型扩散层146和N型扩散层144、和形成于半导体衬底126上且其一部分包含在N阱142中的N型扩散层114、通过元件隔离区124且连接到接地端118的N型扩散层112和形成于半导体衬底126上的N型扩散层122。

在该已知的半导体保护器件中，当过大的正静电电压施加到外部端子上时，由N型扩散层114和P型半导体衬底126形成的PN结呈现雪崩击穿，由此提高衬底上的电位。

由于该作用，由N型扩散层114、P型半导体衬底126和N型扩散层112形成的NPN晶体管导通。

由此，N阱142中P型扩散层146的区域中的电位降低，从而使由P型扩散层146、N阱142和P型半导体衬底126形成的PNP晶体管导通。

结果，NPN晶体管和PNP晶体管以互补方式工作，以便增强集电极电流，结果进入所谓闸流管工作的低阻条件，从而由于引起电流流动使内部电路得到保护。

在作为现有技术类似实例的美国专利5872379中，如图7所示，其基本结构与图6中的相同，图6和图7之间在结构上的主要差别是：代替图6所示的元件隔离区124，在图7中形成具有P-LDD结构的P型扩散层38，在P型扩散层38与N型扩散层20之间的边界40的PN结的反向耐压被降低，以致闸流管工作的触发电压被降低，从而提高了保护能力。

就具有慢上升时间的外部脉冲来说，以往这种类型的半导体保护元件是有效的。可是，对于具有快上升时间的脉冲来说，它的保护能力方面就较差。

特别是，有一种已知的充电器件模型(CDM：charged devicemodel)模式的静电脉冲，其上升时间非常快，为500ps或更短，具有10A或更大的放电电流，从而引起有微细特征的MOS LSI元件的栅极氧化膜等失效。以往的保护元件特别是在低容量以提供对象这样的快模式静电脉冲的保护方面存在困难。

通过各种模拟，作为对这种类型保护元件相对于CDM模式脉冲的低保护能力的原因进行调查的结果，本发明人发现了其原因。

具体地说，有两个原因，取决于过压是正的还是负的而不同。

例如，在第一种情况下，正的过压施加到现有技术这种类型的半导体保护元件上，元件按闸流管进行工作，但启动速度慢，以致相对于快脉冲来说，大于击穿电压的电压被施加到内部电路上，从而引起低的击穿耐压。

此外，按照本发明人进行的模拟，发现启动速度取决于闸流管元件中阳极与阴极之间的距离Dac。

具体地说，图10表示模拟将以往的闸流管元件用作保护元件的情况的结果，其中施加1000V的CDM模式静电脉冲，该图示出在施加给被保护的内部电路的电压VoxMAX与闸流管元件中阳极和阴极之间的距离Dac间的关系。

由图10清楚地看出，为了减小施加到内部电路上的最大电压VoxMAX，必须减小闸流管元件中阳极和阴极之间的距离Dac。

可是，利用以往的结构难以减小该距离。也就是说，在展示美国专利5502317所披露的现有技术结构的图6中，参考标号146表示阳极，标号112表示阴极，在其之间有N型扩散层114和元件隔离膜124，因而限制了阳极-阴极距离Dac的减小。

在展示作为现有技术的美国专利5872379的说明书中所述结构的图7中，参考标号34表示阳极，标号18表示阴极，在其之间夹有N型扩散层20和P型扩散层38，因而使Dac难以减小。

第二种情况是：负的CDM模式脉冲施加到以往的保护元件上。在这种情况下保护能力减小的原因是元件按二极管工作，其中元件的寄生电阻引起被保护电路的电压升高。

也说是说，在CDM模式静电放电的情况下，由于有大的放电电流，即使利用小的寄生电阻，在元件端子产生的电压也会升高，从而引起内部电路的击穿。

本发明人根据模拟情况发现，寄生电阻基本上与二极管阴极和阳极之间的距离成比例。因此，期望减小二极管阴极和阳极之间的距离，尽管在以往的结构中这是难以实现的。