[发明专利]水平同步信号的锁相环电路

权利要求书

1．一种用于水平同步信号的锁相环(PLL)电路，它包括电压控制振荡器(VCO)和相位比较器，其中所述相位比较器把输入的水平同步信号的相位与反馈的返回(RET)信号的相位加以比较，检测通过上述比较获得的相位差值，并将所述相位差值送到VCO，所述RET信号是由从所述VCO输出的信号分频而得到的、并具有与所述水平同步信号同步的分频频率，所述PLL电路锁定这些相位以维持同步状态，所述PLL电路的特征在于还包括：

一个开关，它设置在所述比较器的输出侧，并且在水平同步信号输入期间把所述检测到的相位差值连接到所述VCO。

2．按照权利要求1的用于水平同步信号的PLL电路，其特征在于还包括第一延迟电路，用来输入所述水平同步信号，并给所述信号预定的延迟时间，并且把所述延迟后的信号送到所述相位比较器。

3．按照权利要求2的用于水平同步信号的PLL电路，其特征在于还包括输入RET信号的第二延迟电路，后者给予所述RET信号一个与所述延迟时间相同的预定延迟时间，并且将所述延迟后RET信号输出到所述相位比较器。

4．一种用于水平同步信号的锁相环(PLL)电路，它包括包含电荷泵电路的相位比较器、电压控制振荡器(VCO)、自动频率控制(AFC)滤波器和分频电路，其中通过以下方法来构成环形电路以便输入所述水平同步信号：把所述相位比较器的输出端连接到所述VCO和所述AFC滤波器；把所述VCO的输出端连接到所述分频电路；以及把从所述分频电路输出的返回(RET)信号连接到所述相位比较器，所述PLL电路的特征在于还包括：

一个开关，它设置在所述比较器的输出侧，用来检测和输出所述水平同步信号与所述RET信号之间的相位差值，并且在提供所述水平同步信号期间把检测到的相位差值连接到所述VCO。

5．按照权利要求4的用于水平同步信号的PLL电路，其特征在于还包括设置在所述相位比较器输入侧的第一延迟电路，用来输入所述水平同步信号、使所述信号具有预定的延迟时间、并把所述延迟后的信号输出到所述相位比较器。

6．按照权利要求5的用于水平同步信号的PLL电路，其特征在于还包括设置在所述相位比较器输入侧的用于所述RET信号的第二延迟电路，用来使所述RET信号具有与所述延迟时间相同的预定延迟时间、并将所述延迟后的RET信号输出到所述相位比较器。