[发明专利]水平同步信号的锁相环电路

说明书

本发明涉及用于水平同步信号的锁相环电路(PLL)，它包括电压控制振荡器(VCO)和相位比较器。相位比较器把输入的水平同步信号的相位与从VCO反馈的返回信号(RET)的相位加以比较，检测由比较结果获得的相位差值并将其送到VCO。把来自VCO输出的信号的RET信号分频到能够与水平同步信号同步的频率。按照所述相位差的数值，PLL电路锁住这两个相位，以维持同步状态。具体地说，本发明涉及一种即使输入水平同步信号的频率等级恶化到指定值以下的等级或者消失，也能避免VCO输出频率出现任何快速变化的PLL电路。

近年来，应用于输入同步信号宽频率的多扫描显示器已得到普遍应用。这就需要有一种应付这样的要求的用于水平同步信号的PLL电路。这样的PLL电路一般用于电视机等。但是，水平同步信号的输出电路有被频率快速变化损坏的趋势。

这是因为，在驱动水平同步信号的输出电路的脉冲的频率迅速变化的情况下，驱动电路的耐高压的晶体管被击穿。例如，存在这样的情况：频率突然变化大约10％，亦即，水平同步信号快速变化或消失的情况。在这种情况下，PLL电路把频率消失判断为频率大降，并试图瞬间应付这样的变化，以致必须执行频率的急速上升，结果，水平同步信号的输出电路被损坏。

例如，图1所示的这种类型的现有PLL电路把相位比较器101、VCO 102和分频电路103串联起来，形成一个环路。相位比较器101把从Hin端子接收的Hin(水平同步输入)信号的相位与来自分频电路103的RET信号的相位加以比较，并从其中的电荷泵电路向VCO102输出相位差值。在AFC滤波器(用于自动频率控制的滤波器)104也通过端子F连接到VCO102的输入端。采用这样的结构，分频电路103把来自VCO102的输出频率分频至与来自端子Hin的Hin信号相同的频率。此后，通过锁定来维持Hin和RET信号之间的相位同步。

现将参照定时图图2和图1，描述Hin信号输入消失的情况。

正常情况下，Hin和RET信号都被锁定在基本上相等的相位上。相应地，这两种信号波的边沿定时几乎是相等的，于是几乎没有从相位比较器101的电荷泵电路送出的波形，或者是在端子F上极小的脉冲。

另一方面，在尽管存在RET信号却不存在Hin信号的情况下，比较器101在RET信号产生之后，连续地从电荷泵电路向AFC滤波器104提供电流。因而，VCO102将其判定为频率大降，并改变性能，以便急速增大输出频率。结果，水平同步信号的输出电路会被损坏。

为了解决这样的问题，公开了如下建议。例如，日本专利No.2511858公开了在VCO的输入侧补充一个开关。在这种先有技术中，当比较器检测到Hin信号消失或有任何相位差值超过预定值时，该开关把基准电压源连接到VCO上。另一方面，日本未经审查的专利申请书(JP-A)No.H6-253169和No.H6-339043公开了一种在不出现相位差状态下保持中心平均电压或误差容限电压，而在出现任何相位差时提供该电压的方法。

但是，即使补充这样的开关，在从Hin信号消失或出现相位差超过预定值时起直至由该开关操作的切换完成为止的过程中，上述不利现象根本无法消除。这种切换的定时与检测到它们中的任何一个之后该开关的操作对应。因而，上述现有的用于水平同步信号的PLL电路有个问题，就是当Hin信号消失或出现相位差超过预定值时，输出水平同步信号的电路可能被损坏。

其原因如下。即使在没有Hin信号输入或尽管提供了RET信号却出现大延迟的情况下，比较器101响应RET信号的产生，从电荷泵电路连续地向AFC滤波器提供相位差电流。这使来自VCO的输出频率急速变化。而且，即使安装了这样的开关，在上述状态出现之后直至检测到该状态并驱动该开关为止经过的时间内，上述问题仍无法避免。

因此，本发明的目的是提供一种即使没有提供Hin信号或尽管有RET信号输入但出现了大的延迟时仍能避免VCO的信号变化的用于水平同步信号的锁相环(PLL)电路。

按照本发明的用于水平同步信号的锁相环(PLL)电路包括电压控制振荡器(VCO)、相位比较器和开关。相位比较器把输入的水平同步信号的相位与从VCO反馈的返回(RET)信号的相位加以比较，检测由上述比较获得的相位差值，并将其送到VCO。来自VCO的RET信号分频成为与水平同步信号在相位上可比拟的频率。按照该相位差值，PLL电路锁定这些相位，以便维持相位的同步状态。具体地说，在所述比较器的输出侧，在提供水平同步信号期间，一个开关把所述检测到的相位差值连接到VCO。