[发明专利]绘制图形校验方法

说明书

本发明涉及用于校验掩模的绘制图形的绘制图形校验方法，以绘制作为一组精细图形的半导体器件的电路图形，并且尤其涉及使用部分和全部的批量转印(transfer)的绘制图形校验方法，其中批量转印采用了模版(stencil)掩模。

本申请要求以1999年11月12日申请的日本专利申请No.平11-323382为优先权，在这里将其引入作为参考。

在制造半导体器件的步骤中，这种微光刻技术已经投入实际应用，其使用充电的粒子束的聚焦束作为电子束(EB)、离子束等，以绘制集成电路图形。例如，通过这种技术之一，相关的电子束曝光装置通过应用EB掩模对涂覆有对电子束敏感的抗蚀剂的晶片照射电子束，以直接把集成电路图形投影到晶片，为的是通过利用电子束获得需要的绘制图形。在部分批量曝光方法或全部批量曝光方法中通过掩模图形被降低和投影到给定的批量绘制单元区如存储器单元而使用电子束的这种电子束绘制技术。这两种方法通常都使用两个掩模，以通过应用第一掩模把电子束整形为矩形束，然后把这个矩形电子束应用于第二掩模。第二掩模原来具有大量的矩形蜂窝孔，其上形成从要投影到晶片的绘制图形切割出的部分图形，从而这些蜂窝孔经电子光学系统被缩减几十分之一，并且然后以批量曝光方式被转印到晶片。这些部分和全部的批量曝光方法优于变量整形的束方法之处，不仅在于需要的投影数目降低而可以提高生产量方面，而且还在于交互投影连接精度、倾斜图形图像质量和图形数据压缩性的提高方面，这种压缩性对例如晶片绘制时间没有直接的影响，甚至对更精细的图形也没有影响。

另外，可作为采用离子束的光刻装置例如是离子束转印曝光装置，通过该装置利用象电子束光刻装置的离子束，把掩模图形投影以转印到晶片上。这种方法可通过利用离子束在转印中提供所有芯片图形的批量投影来实现更高的产量，同时保持离子束曝光的高分辨率。离子束转印方法是在晶片附近设置带有形成于其上的掩模从而把大直径的离子束应用于掩模的方法，使得转印的离子束可把这些图形或应用该离子束的缩小投影曝光方法转印到1/5或1/10大小的掩模，从而在晶片上执行图形的缩小投影曝光。

上述电子束绘图技术在批量曝光(其将电路图形集中投影到晶片上)中使用两种类型的掩模：即其中具有孔的模版掩模，电子束通过这些孔来绘制电路图形；和膜片型掩模，其具有用于阻挡电子束照射的膜片。

在模版掩模的情况下，任何整个被掩模孔包围的区域都没有支持其自身的部分，从而不能制造这种模版掩模，这一点作为环形问题后面将涉及。另一方面，在除其少量的周围支持部分外大部分被掩模孔包围的区域中，因为整体被掩模孔包围的部分远大于支持部分，少量的周围支持部分具有低强度，从而在制作转印掩模时，这个内部部分被卷曲或变形，此后将其称为叶片(leaf)问题。对此，为避免在制造绘制图形所用的转印掩模的过程中的这种环形问题和叶片问题，必须检查掩模以人工检测这种问题或通过利用图形连续性来进行，从而具有这种检测出的问题的任何区域可用于膜片型掩模或图形分割。

但是，人工检测有一个问题是可能由于人的失误产生大规模的图形缺陷。另一方面，通过检查图形连续性来检测隔离的图形的方法有一个问题是它仅能检测有环形问题的区域，从而它需要使用独立的程序来解决叶片问题。

考虑上述问题，本发明的一个目标是提供一种绘制图形校验方法，用于校验在模版掩模上生成的绘制图形，其可使用相同的算法来检测有环形问题或叶片问题的图形。

根据本发明的一个方面，提供一种绘制图形校验方法，用于校验形成在要在电子束曝光或离子束曝光中使用的模版掩模上的绘制图形，包括如下步骤：

从器件设计数据中提取绘制图形；

把一个区域分为许多部分，其中在该区域中除掩模孔之外都设置了提取的绘制图形；

对每个分割的部分设置许多种变量中的一种变量，这些变量是基于该部分出现缺陷的可能性确定的；

基于其出现缺陷的可能性再检查该部分的特定变量。

对于前面所述的方面，由于除了用于在安置绘制图形的区域中提供开口的掩模孔之外的区域被分为许多部分，所以各个分割的部分可具有基于它自己的缺陷发生可能性而设置的变量，这种当这些变量被再检查时具有最终设置的特定变量的部分可被识别为缺陷部分，从而原来的检测区域会发生图形缺陷。

在前面所述的方面中，第一优选模式是一种这样的模式，其中再检查步骤包括步骤：

进一步把带有特定变量的部分分割为多个部分；及

对每个部分设置变量，该变量是基于其出现缺陷的可能性确定的；进一步分割的步骤和设置步骤被重复一次或多次。