[发明专利]晶片整合刚性支持环

说明书

本发明通常是关于用焊料堆互连的半导体晶片。特别是关于蒸发脱水的焊料堆。更特别的是关于改善的用于蒸发脱水焊料堆的障板。

半导体晶片的制作是形成连接晶片上电路的触点。由焊料堆形成的叩焊晶片结合被越来越多地用作触点，因为大量触点可以在区域阵列内提供。人们一直通过对由钼薄层做成的障板进行蒸发脱水或溅射，形成焊料堆。

传统地，高可靠性的焊料堆连接可通过提供铅含量非常高的焊料堆实现。这已经被接受用作陶瓷基底的焊料堆触点，陶瓷基底可以承受熔化高铅含量焊料的高温。但是，对低温基底，例如塑料基底的连接来说，需要在标准回流高铅成分焊料堆上，提供低熔点锡帽的成分，如在公开的美国专利5,729,896到Dalal及其它所描述，这里引入参考。形成这些锡帽焊料堆的两多孔障板过程在公开的美国专利5,922,496到Dalal及其它中描述，这里引入参考。但是，本发明的发明者发现，用于锡帽沉积的第二多孔障板会损坏在第一多孔障板步骤形成的高熔点焊料堆。这样，需要一种解决方案改善过程，避免对在第一多孔障板步骤形成的焊料堆的损坏。

而且，本发明还提供解决另一问题的解决方案。在第一障板被定位后，晶片被送到等离子体蚀刻步骤，去除可能覆盖在触点垫上的氧化物，减少触点垫与位于焊料堆之下的球界特性冶金间的触点电阻。当位于多孔障板孔之下的触点被送到等离子体中并将氧化物去除时，由钼多孔障板覆盖的晶片部分被保护在等离子体外。但是，整个晶片上氧化物去除的均匀性是个问题，晶片的部分区域被发现比其它区域具有较低的触点电阻。这样，需要提供一种等离子体蚀刻的一个较好的解决方案的方法，来在整个晶片上提供更均匀的低触点电阻。提供充分改善的触点电阻均匀性，同时如果第二多孔障板和沉积步骤被使用时，避免焊料堆的损坏，这种方法在下面的发明中被提供。

这样本发明的一个目标是提供一个具有周边芯片的晶片，其中附加虚设焊料堆位于每个周边芯片的附近。

本发明的另一个目标是提供一个障板，用于在晶片的芯片上沉积球界特性冶金和焊料堆，其中附加孔被提供在多孔障板上所有周边芯片附近。

本发明的另一个目标是通过在多孔障板上所有周边芯片附近提供的附加孔，由障板的孔改善芯片触点等离子体蚀刻的均匀性。

本发明的另一个目标是当障板被放置在晶片上，通过在晶片上所有周边芯片附近提供附加焊料堆，进行第二焊料沉积时，避免对芯片焊料堆的损坏。

本发明的一个特点是，在附加焊料堆上提供界线实现晶片分块。

本发明的一个特点是，甚至如果产品芯片上的焊料堆阵列没有被完全填充时，附加焊料堆完全填充的阵列被提供在分块界线间，至少沿晶片外围伸到去除区。

本发明的一个优点是，电离区的均匀性保持在超过晶片上周边芯片的半径之外。

本发明的一个优点是，触点电阻的均匀性被改善，并且周边芯片的触点电阻被减小。

本发明的一个优点是，当第二焊料沉积被通过第二障板提供时，对周边芯片焊料堆的损坏被减少或避免，因为附加焊料堆对第二障板提供支持。

本发明的这些和其它目标、特点和优点通过晶片实现，晶片包括一组具有触点的芯片阵列。触点包括焊料堆。芯片阵列包括沿晶片外围伸出的周边芯片。附加虚设焊料堆位于多数周边芯片的附近，其中附加虚设焊料堆用于改善周边芯片的触点工艺。

改善的触点工艺是通过附加焊料沉积到焊料堆上的第二多孔障板过程中以避免损坏。还包括芯片金属和球界特性冶金间较低的触点电阻，作为位于沿芯片阵列周边触点的较好的溅射蚀刻结果。球界特性冶金包括如铬、铜、金这样的金属。

本发明的第二个方面是障板，包括相应于晶片上芯片阵列的触点在障板上的孔阵列。芯片阵列包括沿晶片外围伸出的周边芯片。附加虚设孔在障板上，位于相应于多数周边芯片的孔附近。附加虚设孔用于改善周边芯片的触点工艺。

本发明前面和其他的目标、特点和优点，通过本发明下面如附图中所说明的具体描述将变得更加明显的，其中：

图1a是晶片的顶视图，包括具有焊料堆的芯片；

图1b是图1a所示晶片的剖视图，画出了晶片金属界线和焊料堆触点的接线端金属间的氧化物，焊料堆位于图1a所示晶片的周边芯片上；

图2a是现有技术的障板的顶视图，包括钼层上的孔，用于在晶片上真空沉积接线端金属；

图2b是本发明障板的顶视图，包括图2a所示多孔障板的孔，加上晶片上周边芯片位置之外的附加孔；

图2c是图2b部分的扩展视图；

图2d是相应于图2b所示多孔障板部分的晶片的顶视图；