[发明专利]单块陶瓷电子元件及其制造方法,和陶瓷糊浆及其制造方法

说明书

本发明涉及一种单块陶瓷电子元件及其制造方法，并涉及陶瓷糊浆及其制造方法。更具体地说，本发明涉及的单块陶瓷电子元件包括形成于陶瓷片材之间的内线路元件薄膜，以及用于补偿由内线路元件薄膜形成的阶梯状区域造成的空隙的陶瓷层，形成的各陶瓷层使之形状与相应的薄膜相反；涉及这种电子元件的制造方法；并涉及能有利于形成所述陶瓷层的陶瓷糊浆及其制造方法。

当制造单块陶瓷电子元件(如单块陶瓷电容器)时，先形成多块陶瓷坯料片，随后叠合这些坯料片。根据单块陶瓷电子元件所需的性能，在具体的陶瓷坯料片上形成内线路元件薄膜(如导电薄膜或电阻薄膜)，该薄膜可作为电容、电阻、电感器、变阻器、滤波器等的元件。

近年来一直对电子元件(如移动通讯设备)进行小型化并降低重量。例如，当将单块陶瓷电子元件作为电路元件用于这种电子设备中时，必须降低这种电子元件的大小和重量。例如，越来越需要小尺寸和大容量的单块陶瓷电容器。

制备单块陶瓷电容器的常规方法如下：将介电陶瓷粉末、有机粘合剂、增塑剂和有机溶剂混合在一起制得陶瓷淤浆。用刮刀法或类似的方法在支承膜(如聚酯膜，它涂覆硅氧烷树脂作为剥离剂)上将得到的陶瓷淤浆制成数十微米厚的片材，形成陶瓷坯料片，随后干燥该坯料片。

接着，用网印法在陶瓷坯料片的主表面上施涂导电糊，形成相互隔开的多种图案。随后干燥形成的片材，在片材上形成作为内线路元件薄膜的内电极。图7是陶瓷坯料片2部分的平面图，其上面形成有内电极1，如上所述该内电极分布在多个位置。

随后从支承膜上剥离陶瓷坯料片2，将其切割成合适的大小。随后局部如图6所示将预定量的多片坯料叠合在一起。另外，将预定量的不含内电极的陶瓷坯料片叠合在形成的叠合物的相反表面上，形成层叠物坯料3。

沿相对于水平面的垂直方向压制该层叠物坯料3，随后如图8所示将其切割成层叠的小片4，该小片具有合适的尺寸，能用作单独的单块陶瓷电容器。接着从各小片除去粘合剂，烧制形成的小片，随后在小片上形成外电极，从而制得单块陶瓷电容器。

为了减小这种电容器的尺寸并提高其电容量，必须增加叠合的陶瓷坯料片2和内电极1的数量，同时必须降低陶瓷坯料片2的厚度。

但是，当如上所述增加叠合的坯料片和内电极的数量并降低坯料片的厚度时，内电极1会叠加(accumulate)。结果，有内电极1的部分和无内电极的部分(或者沿相对水平面的垂直方向具有相对大量内电极1的部分与沿垂直方向具有较少内电极1的部分)之间的厚度差异更明显。因此，如图8所示，形成的叠合小片4的外形变形，其主表面呈突起状。

当叠合的小片4如图8所示变形时，在压制过程中在无内电极的部分或者沿与水平面垂直方向有较少量电极1的部分会产生较大的应变。另外，陶瓷坯料片2之间的粘性下降，并且会产生结构缺陷(如脱层或微开裂)，这种缺陷是烧制过程中小片内应力造成的。

当叠合小片4如图8所示变形时，内电极1也会有不希望有的形变，从而会导致短路。

上述问题会降低形成的单块陶瓷电容器的可靠性。

为了解决上述问题，例如日本未审定公开专利56-94719、3-74820和9-106925公开了一种方法，如图2所示它在陶瓷坯料片2的无内电极1的区域形成陶瓷坯料层5，从而基本补偿由陶瓷坯料片2上的内电极1造成的阶梯状区域形成的空隙。

如上所述，在形成用于补偿阶梯状区域造成的空隙的陶瓷坯料层5的情况下，当形成如图1部分所示的层叠物坯料3a时，在有电极1的区域和无电极1的区域，或者在沿相对水平面的垂直方向有相对大量的内电极1的区域和沿垂直方向有相对少量电极1的区域之间的厚度差异不明显。因此，如图3所示，形成的叠合小片4a不会如图8所示那样有不希望有的形变。

结果，不会发生上述结构缺陷(如脱层或微开裂)或者由于内电极1的变形导致的短路，从而提高形成的单块陶瓷电容器的可靠性。

上述用于补偿阶梯状区域造成的空隙的陶瓷坯料层5的组成与陶瓷坯料片2的组成相同，坯料层5是将含有介电陶瓷粉末、有机粘合剂、增塑剂和有机溶剂的陶瓷糊浆涂覆在坯料层2上制得的。为了通过网印高精度地制得层5使之厚度(例如2微米或更小)与内电极1的厚度相等，陶瓷粉末必须在陶瓷糊浆中具有高的分散性。

对于上述文献，例如日本未审定专利申请No.3-74820公开了一种陶瓷糊浆的制造方法，其中使用三辊研磨机分散陶瓷粉末。但是，仅使用三辊研磨机难以提高陶瓷粉末的分散性。