[发明专利]半导体集成电路和非易失性存储器元件

权利要求书

1、一种半导体集成电路，包括非易失性存储器，所述非易失性存储器包括非易失性存储器单元，所述非易失性存储器单元具有：一对电可编程非易失性存储器元件，每对元件均具有源、漏、浮动栅极和控制栅极，控制栅极对耦合到一字线上，漏极对分别耦合到互补数据线对上，并且其中根据非易失性存储器元件对的相互不同的逻辑状态而在互补数据线对上读出的信息项通过读出放大器进行放大，其中：

提供给所述字线用以从所述非易失性存储器元件中读出信息的选择电压基本与所述非易失性存储器元件的初始阈值电压相等。

2、一种半导体集成电路，包括非易失性存储器，所述非易失性存储器包括非易失性存储器单元，所述非易失性存储器单元具有：一对电可编程非易失性存储器元件，每个元件具有MIS晶体管和控制栅极，在所述控制栅极和MIS晶体管浮动栅极之间设置有绝缘膜，控制栅极对共同连接于字线上，MIS晶体管对的漏极分别耦合到不同的互补数据线上，并且其中根据非易失性存储器元件对的相互不同的逻辑状态而在互补数据线对上读出的信息项通过读出放大器进行差动放大，其中：

施加于所述字线用以从所述非易失性存储器元件上读出信息的选择电压与所述非易失性存储器元件的初始阈值电压之间的电压差为小于输入电压范围的电压宽度的电压，其中在该输入电压范围内所述读出放大器能够进行瞬态响应操作。

3、如权利要求2所述半导体集成电路，其中：

所述非易失性存储器元件对的相互不同的逻辑状态通过所述非易失性存储器元件之一的相对低阈值电压状态和另一非易失性存储器元件的相对高阈值电压状态来确定；和

初始阈值电压是在相对低阈值电压和相对高阈值电压之间平均值附近的电压。

4、如权利要求2所述的半导体集成电路，其中：

源和漏由在第一导电型半导体区域中所提供的第二导电型半导体区域形成；

所述浮动栅极通过栅极绝缘膜由导电层形成，其设置在所述源和所述漏之间所限定的沟道上；和

所述控制栅极通过栅极绝缘膜由第二导电型半导体区域形成，其设置在由所述浮动栅极伸出的一部分导电层下方。

5、如权利要求4所述半导体集成电路，其中所述浮动栅极形成有第一导电型杂质。

6、如权利要求5所述半导体集成电路，其进一步包括保持从所述非易失性存储器所读出的控制信息的易失性存储电路和包括许多第一易失性存储器单元和第二易失性存储器单元的易失性存储器，并且其中第一易失性存储器单元根据传递给所述易失性存储电路的控制信息用第二易失性存储器单元来代替。

7、如权利要求6的半导体集成电路，其中所述易失性存储器是高速缓冲存储器，并且进一步包括连接于所述高速缓冲存储器上的中央处理单元。

8、如权利要求5的半导体集成电路，其中所述非易失性存储器构成了可编程逻辑电路的一部分或全部，该逻辑电路的存储信息可确定对应于输入的输出逻辑功能。

9、一种半导体集成电路，其中逻辑电路、非易失性存储器和外部接口电路被组合并封装在半导体衬底上，其中

所述非易失性存储器包括非易失性存储器元件，构成为由MIS晶体管和控制栅极可进行电编程；所述MIS晶体管具有形成在第一导电型半导体区域中的第二导电型源和漏，形成在所述源和所述漏之间所确定沟道上的栅极绝缘膜，和形成在所述栅极绝缘膜上的浮动栅极；所述控制栅极是通过栅极绝缘膜由形成在所述浮动栅极延伸部分下的第二导电型半导体区域制成的；和

构成所述非易失性存储器元件的所述MIS晶体管的栅极绝缘膜，和包含在所述外部接口电路中的MIS晶体管栅极绝缘膜，具有基本相等的厚度。