[发明专利]半导体集成电路和非易失性存储器元件

说明书

技术领域

本发明涉及一种具有电可擦除和可编程非易失性存储器元件的半导体集成电路，并且本发明还涉及半导体工艺技术，例如，其在应用于具有非易失性存储器的半导体集成电路时是有效的，其中可将两个非易失性存储器元件用作存储单元。

背景技术

近年来，作为存储有数据或程序构成的数据的存储器件，公众的注意力已经集中到了快速电可擦除只读存储器(下面称作“快速存储器”)，其可考虑作为非易失性存储器件，使其可存储数据或使数据存储于其中，该存储器件可以在预定单元中共同地进行电擦除/编程。快速存储器的存储单元由电可擦除和可编程非易失性存储器元件构成，并且能够将写入到存储器单元中的数据或程序构成的数据擦除，并且可将新的数据或程序构成的数据再写入(编程)到存储器单元中。

因此，在快速存储器或具有快速存储器已被装配到应用系统中以后，在例如改变数据、补救程序错误或更新程序的情况下，存储在快速存储器中的数据或由程序构成的数据可以改变，使得用于应用程序开发的期限可以缩短，并且使应用程序开发的灵活性得到加强。

另一方面，在近年来，也已经注意到系统半导体器件(下面也称作“系统LSI”)，其中一个系统可以通过在单一半导体衬底上形成中央处理单元(下面也可称作“CPU”)作为数据控制器件，形成动态随机存取存储器(下面也称作“DRAM”)作为大规模存储器件，形成静态随机存取存储器(下面也称作“SRAM”)作为高速存储器件或高速缓冲存储器，和形成其他功能电路而构成单一半导体集成电路。该系统LSI对于减小印刷电路板或封装电路板等的尺寸，尤其是对于减小移动电话机、便携式数据终端、或类似的便携式设备的尺寸以及减轻其重量，都是十分有效的。

顺言之，在完成本发明以后，发明人通过下述的观点A和观点B对公知实例进行了调查研究。

观点A是将单层的多晶硅栅极用于形成非易失性存储器的存储单元，而观点B是采用不同的方式使用两个存储器单元。

因此，就观点A来说，已经找到下列专利公告：US5440159，US5504706，日本专利申请JP212471/1992(对应的美国专利号为US5457335)，和Oosaki等人在IEEE固态电路杂志Vol.29，No.3，1994年3月，第311-316页上发表的“用于标准CMOS工艺的单一多晶EEPROM单元结构”。

另一方面，就观点B来说，已经找到下列专利公告：日本专利申请JP163797/1992，JP263999/1989，JP74392/1992，JP127478/1992，JP129091/1992，和JP268180/1994，以及美国专利公告，US5029131。

另外，日本专利申请公告JP212471/1992也公开了一种技术，其中使用电可编程非易失性存储器(EPROM)作为只读存储器(ROM)的补救电路。还有，专利公告包含了关于按照本发明单层栅极结构的非易失性存储器元件的陈述，其中所述元件可用作电可编程和可擦除非易失性存储器元件，其可在承载高电压下执行编程并且可通过对源极或漏极施加高电压以隧道电流执行擦除，或以隧道电流执行编程和擦除。

通过对公知实例进行调查研究所找到的文献完全没有公开这样的观点，即使用单一多晶硅层的非易失性存储器单元可以以不同形式加以使用，该观点涉及到，在使用了单一多晶硅层的非易失性存储器单元以不同形式等加以使用的情况下，存储器单元的初始阈值电压(在热平衡状态下的阈值电压)与在数据读出模式下的字线电位之间的关系。

还有，发明人揭示出下列事实：

发明人已经发现，即使以不同形式加以使用的存储器单元结构仍存在的第一个问题在于，由于电荷保留特性的变差而出现的读出错误率会受到初始阈值电压状态的极大影响，在这样的情况下，在浮动栅极上几乎不存在电荷，还会受到写入和擦除状态下的阈值电压，以及读出操作下的字线电位的影响。顺言之，下面所涉及到的图12和13不属于公知技术，而其由发明人提供就是为了便于理解本发明。