[发明专利]加速的Reed－Solomon纠错

权利要求书

1.一种解码器(500)包括：

至少一个多项式估值器(300，400)，包括多个单片部件(320，320’)，

每个单片部件(320)对应于多项式的一个项，

将每个单片部件(320)配置成提供对应于多个宗量值的多个项值，和

每个单片部件(320)包括一个单一寄存器(321)，配置成接收对应于多项式的项的系数值；

多个相加器(330，340，350，360)，配置成将对应于多个宗量值的多个项值相加，以提供相应的多个估值项(331，341，351，361)；和

一个差错校正器(150)，配置成根据对应于多个宗量的多个估值项(331，341，351，361)提供一个对应于一个接收到的码字(101)的校正码字(151)。

2.如权利要求1的解码器(500)，其中

将至少一个多项式估值器(300，400)的第一估值器(400)配置成提供多个根指示器(431，441，451，461)，和其中

该多项式对应于基于被接收到的码字(101)的一个根定位器多项式(121)，

多个根指示器(431，441，451，461)中的每个指示器用于识别差错定位器多项式(121)的根的存在，和

还将差错校正器(150)配置成根据该多个根指示器(431，441，451，461)提供被校正的码字(151)。

3.如权利要求2的解码器(500)，其中

还将第一估值器(400)配置成同时提供对应于该多个根指示器(431，441，451，461)的多个差错位置(131)，和

还将差错校正器(150)配置成根据该多个差错位置(131)提供被校正的码字(151)。

4.如权利要求4的解码器(500)，其中该多个根指示器(431，441，451，461)中的每个指示器是基于来自多个单片部件(320，320’)的每个单片部件(320)中的一个对应的系数乘法器(325a-d)的乘积项的和值。

5.如权利要求1的解码器(500)，其中该多个单片部件(320，320’)的每个单片部件(320)还包括多个系数乘法器(325a-d)，将它们每个配置成将单个寄存器(321)的内容值用相应的因数(322a-d)相乘，以提供该多个项值的每个项值。

6.如权利要求5的解码器(500)，其中将该单个寄存器(321)配置成接收多个项值的一个所选的项值作为单个寄存器(321)的内容值，并在下一个钟周期上将这个所选的项值提供给该多个系数乘法器(325a-d)的每一个。

7.如权利要求1的解码器(500)，还包括：

至少一个多项式估值器(300，400)中第二估值器(300)，配置成同时提供对应于该多个根指示器(431，441，451，461)的多个差错幅值(331，341，351，361)，其中

还将差错校正器(150)配置成根据该多个差错幅值(331，341，351，361)提供被校正的码字(151)。

8.如权利要求7的解码器(500)，其中该多个差错幅值(331，341，351，361)的每个差错幅值是基于来自第二估值器(300)中多个单片部件(320，320’)的每个单片部件(320)中对应的系数乘法器(325a-d)的乘积项的和值。