[发明专利]采用先进的CMOS处理的集成电路低耗散功率线路有效
申请号: | 00806990.5 | 申请日: | 2000-04-20 |
公开(公告)号: | CN100375388C | 公开(公告)日: | 2008-03-12 |
发明(设计)人: | B·R·麦克丹尼尔;L·T·克拉克 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H03K19/00 | 分类号: | H03K19/00;G11C11/412;G11C11/418 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 吴立明;王忠忠 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 采用 先进 cmos 处理 集成电路 耗散 功率 线路 | ||
1.一种电路,包括:
核心电路;和
连接到核心电路的控制电路,该控制电路具有休眠模式晶体管,该 休眠模式晶体管被关断以便在核心电路处于休眠模式的时候减少核心 电路之中的漏电流,该控制电路具有将休眠模式晶体管,该将休眠模 式晶体管通过产生漏电流的附加电流,在核心电路处于将休眠模式的 时候维持核心电路的逻辑状态。
2.如权利要求1所述的电路,其中核心电路包括至少一个MOSFET 反相器和控制电路包括可以调节该至少一个MOSFET反相器的源一体电 压的设备。
3.如权利要求2所述的电路,它连接到一对外部电源线上,其中 控制电路包括一对可以把核心电路偏置到电源电压的内部电源线,而 电源电压值比外部电源线的电压绝对值要小。
4.如权利要求3所述的电路,其中至少一个MOSFET反相器的源- 体电压等于外部电源线电压和内部电源线电压的电压差。
5.如权利要求4所述的电路,其中的控制电路包括一个带有可调 节电导的设备,该电导连接于内部电源线和相应的外部电源线之间, 它可以产生体-源电压。
6.如权利要求5所述的电路,其中带有可调节电导的设备是第二 MOSFET。
7.如权利要求6所述的电路,其中当核心电路在休眠模式时,第 二MOSFET处于切断状态。
8.如权利要求6所述的电路,其中该核心电路包括第三MOSFET晶 体管,且其中该第二MOSFET有比核心电路的第三MOSFET晶体管的对 应行宽度小得多的至少一个行宽度。
9.如权利要求1所述的电路,其中核心电路包括至少一个MOSFET 反相器,而控制电路包括一个可以在核心电路处于休眠状态的时候减 少该至少一个MOSFET反相器的漏-源电压的电路。
10.如权利要求9所述的电路,其中降低漏-源电压的电路包括一 对可以偏置核心电路的内部电源线,在核心电路处于休眠模式时,如果 外部电源线偏置核心电路的话,内部电源线产生的电压降将会小于在 外部电源线产生的电压降。
11.如权利要求1所述的电路,其中的控制电路包括一个可以在 核心电路处于将休眠模式下产生电流来维持核心电路逻辑状态的设 备。
12.如权利要求11所述的电路,其中产生电流的设备包含在饱和 状态下操作的MOSFET。
13.如权利要求11所述的电路,其中控制电路还包括一个开关设 备,当核心电路处于将休眠模式的时候,开关打开;当核心电路处于 休眠模式的时候,开关关闭。
14.一种电路,包括:
核心电路;和
一个连接到核心电路的漏电流控制电路,该漏电流控制电路具有 第一晶体管,该第一晶体管被关断以便当核心电路处于电源被关闭的 第一种保存功率模式时,减少核心电路的漏电流,该漏电流控制电路 具有第二晶体管,该第二晶体管当核心电路处于第二种维持逻辑状态 模式下,维持核心电路的逻辑状态,在第二种维持逻辑状态模式下被 核心电路消耗的功率要比当电路处于活动模式的第三种模式之下所消 耗的功率要少。
15.一种在电路中控制电力消耗的方法,该方法包括:
通过在电路处于休眠模式下的时候减少偏置电路的电源电压来减 少漏电流;和
当电路处于将休眠模式的时候产生漏电流的附加电流来维持电路 的逻辑状态。
16.如权利要求15所述的方法,其中减少漏电流包括:通过一对 内部电源线来偏置电路,其中当电路处于活动模式的时候,该内部电 源线的电压降比将电路偏置的外部电源线之间产生的电压降要低。
17.如权利要求15所述的方法,其中减少漏电流包含为该电路的 MOSFET设备生成源-体电压。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/00806990.5/1.html,转载请声明来源钻瓜专利网。