[发明专利]采用先进的CMOS处理的集成电路低耗散功率线路

说明书

技术领域

本发明涉及在电子电路之中保存电力的领域。更重要的是，本发 明涉及减少漏电流的电路。

背景技术

随着深度亚微细粒的互补金属氧化物半导体(CMOS)处理的出现， 出现在关闭的晶体管之中的低于阈值的漏电流I_off比早期的CMOS处理 有显著的增加。而亚微细粒的特性——也就是行宽度越来越小——和 处理特性越出色，金属氧化物半导体场效应晶体管(MOSFET)所消耗 的漏电流I_off也就越显著。在处于闲置或者停止状态的超大规模集成 电路(VLSI)来说，这种偏高的I_off会导致其中的附加电流(I_off(chip)) 大大增加。所谓闲置状态，就是指没有任何整流活动进行，也没有直 流的偏电流出现。

随着漏电流(I_off(chip))的逐渐增加，集成电路(IC)家族的新一 代产品将不再能符合早期处理中I_off(chip)的电流规格。例如在早期的处 理中，对于带有大约2,000,000个晶体管的微处理器来说，可能得到 的I_off(chip)电流值介于10s到100s微安培之间。而对于由低特性的亚 微细粒处理构成的更高性能的微处理器来说，其具有更佳集合特性的 集成电路的I_off(chip)大概是介于10到100毫安培范围之内。这种偏高 的漏电流一般能够达到早期亚微细粒设备的漏电流的100到1000倍， 它会给集成电路部分造成很大麻烦。例如，需要超低维持电源的应用 设备中所使用的微处理器更是如此。

图1将金属氧化物半导体场效应晶体管(MOSFET)的漏-源电流 (I_ds)表示为栅-源电压(V_gs)的函数。在理想情况下，当MOSFET低 于阈值电压V_gs的时候，也就是说，V_gs-V_t＜0，I_ds等于0；而实际上， 在栅极电压低于V_t的时候，I_ds并不等于0，这些你可以在曲线102上 看到。其中，Log I_ds被表示为V_gs的函数。当V_gs等于0伏特的时候， 会有一股漏电流I_off1流经晶体管。

在许多情况下，例如在依靠电池提供能源的移动设备中，这些过 程特征被降低了，电源所提供的电压越来越低，所以我们需要更持久 的电池。当过程特征降低并且电源电压降低到较低水平，漏-源电压 (V_ds)被下推。在这种情况下，对于偏低的电源电压(V_dd)来说，V_t也被降低以使过程更加迅速。在于诸如亚微细粒CMOS的更好的过程几 何过程来说，V_dd被降低以防止电场或者电磁场击穿晶体管的沟道区。 如果Vt不被降低的话，就需要把相关的巨大电压加到MOSFET的栅极， 从而打开晶体管。这将导致电子电路的MOSFET特性降低。从曲线104 上可以看出，随着Vt的降低，漏电流会增大到I_off2。对于V_t被降低 的状态来说，漏电流I_off2对应的曲线104比对应于漏电流I_off1对应的 曲线102要高。随着I_off的升高，带有MOSFET的电子电路所消耗的电 源也会随之升高。为了获得好的特性CMOS过程，诸如亚微细粒CMOS 过程，减少电源消耗是令人满意的。

发明内容

根据本发明的一个方面，提供一种电路，包括：

核心电路；和

连接到核心电路的控制电路，该控制电路具有休眠模式晶体管，该 休眠模式晶体管被关断以便在核心电路处于休眠模式的时候减少核心 电路之中的漏电流，该控制电路具有将休眠模式晶体管，该将休眠模 式晶体管通过产生漏电流的附加电流，在核心电路处于将休眠模式的 时候维持核心电路的逻辑状态。

根据本发明的一个方面，提供一种电路，包括：

核心电路；和