[发明专利]局部开槽工艺

权利要求书

1.一种在半导体制造中开孔的方法，它包含下列步骤：

在衬底上提供焊点叠层；

在焊点叠层上制作硬掩模层，此硬掩模层相对于焊点叠层可选择性地清除；

在硬掩模层上图形化抗蚀剂层，此抗蚀剂层相对于硬掩模层可被选择性地清除并具有防止凹陷的厚度；

相对于抗蚀剂层选择性地腐蚀硬掩模层直至焊点叠层；

清除抗蚀剂层；以及

在清除抗蚀剂层之后，相对于硬掩模层选择性地腐蚀焊点叠层，致使孔被一直开到衬底。

2.权利要求1所述的方法，其中图形化抗蚀剂层的步骤包括淀积厚度约为300-800nm的抗蚀剂层的步骤。

3.权利要求2所述的方法，其中制作硬掩模层的步骤包括制作厚度约为700-3000nm的硬掩模层的步骤。

4.权利要求1所述的方法，其中的硬掩模层包括相对于抗蚀剂层约为4∶1到8∶1的选择性。

5.权利要求1所述的方法，其中的焊点叠层包括相对于硬掩模层大于大约2∶1的选择性。

6.权利要求1所述的方法，其中的硬掩模层包括氧化物和玻璃之一，而焊点叠层包括氮化物。

7.权利要求1所述的方法，还包含将抗反射涂层涂敷到硬掩模层的步骤。

8.一种在半导体制造中制作深沟槽的方法，它包含下列步骤：

在衬底上提供焊点叠层；

在焊点叠层上制作硬掩模层，此硬掩模层相对于焊点叠层可选择性地清除，且此硬掩模层的厚度大于大约700nm；

在硬掩模层上图形化抗蚀剂层，此抗蚀剂层相对于硬掩模层可被选择性地清除，并具有防止凹陷的厚度；

相对于抗蚀剂层选择性地腐蚀硬掩模层，直至焊点叠层；

清除抗蚀剂层；

在清除抗蚀剂层之后，相对于硬掩模层选择性地腐蚀焊点叠层，致使孔被一直开到衬底；以及

用硬掩模层作为掩模，腐蚀衬底以形成深沟槽，致使硬掩模层的厚度使深沟槽能够被制作成深度大于或等于7μm。

9.权利要求8所述的方法，其中图形化抗蚀剂层的步骤包括淀积厚度约为300-800nm的抗蚀剂层的步骤。

10.权利要求9所述的方法，其中制作硬掩模层的步骤包括制作厚度约为700-3000nm的硬掩模层的步骤。

11.权利要求8所述的方法，其中的硬掩模层包括相对于抗蚀剂层约为4∶1到8∶1的选择性。

12.权利要求8所述的方法，其中的焊点叠层包括相对于硬掩模层大于大约2∶1的选择性。

13.权利要求8所述的方法，其中的硬掩模层包括氧化物和玻璃之一，而焊点叠层包括氮化物。

14.权利要求8所述的方法，还包含将抗反射涂层涂敷到硬掩模层的步骤。

15.一种在半导体制造中开接触孔的方法，它包含下列步骤：

在目标层上提供介电层；

在介电层上制作硬掩模层，此硬掩模层相对于介电层可选择性地清除；

在硬掩模层上图形化抗蚀剂层，此抗蚀剂层相对于硬掩模层可被选择性地清除，且此抗蚀剂层具有防止凹陷的厚度；

相对于抗蚀剂层选择性地腐蚀硬掩模层，直至介电层；

清除抗蚀剂层；

在清除抗蚀剂层之后，相对于硬掩模层选择性地腐蚀介电层，致使孔被一直开到目标层；以及

在孔中淀积导电材料，致使形成到目标层的接触。

16.权利要求15所述的方法，其中图形化抗蚀剂层的步骤包括淀积厚度约为300-800nm的抗蚀剂层的步骤。

17.权利要求16所述的方法，其中制作硬掩模层的步骤包括制作厚度约为700-3000nm的硬掩模层的步骤。

18.权利要求15所述的方法，其中的硬掩模层包括相对于抗蚀剂层约为4∶1到8∶1的选择性。

19.权利要求15所述的方法，其中的介电层包括相对于硬掩模层大于大约2∶1的选择性。

20.权利要求15所述的方法，其中的硬掩模层包括氧化物和玻璃之一，而介电层包括氮化物和氧化物之一。

21.权利要求15所述的方法，还包含将抗反射涂层涂敷到硬掩模层的步骤。