[发明专利]CMOS处理过程

权利要求书

1.一种在CMOS处理过程中在一衬底上与低电压NMOS晶体管和低电压PMOS晶体管一起产生高电压MOS晶体管的方法，包括：

在衬底上产生一掩膜，以其开口确定用于高电压MOS晶体管和低电压PMOS晶体管的n阱区在衬底中的所在位置；

通过所述掩膜开口对衬底掺杂，以在同一处理步骤中产生高电压MOS晶体管和低电压PMOS晶体管二者的n阱区；

去除该掩膜；

在该基片上沉积一个保护膜；

对高电压MOS晶体管以及低电压NMOS和PMOS晶体管二者的源极、栅极和漏极区所在处以外的地方去掉该保护膜；

使该衬底暴露于氧化性气体中，以在未被保护膜复盖的区域上产生氧化物；

去掉保护膜的其余部分；

通过在衬底上产生薄的栅极氧化物以及在其上沉积多晶硅层和使该多晶硅层形成图案，来为高电压MOS晶体管以及低电压NMOS和PMOS晶体管二者确定栅极区，

在同一处理步骤中，确定低电压NMOS晶体管和高电压MOS晶体管二者的漏极区和源极区所对应的n⁺区。

2.如权利要求1的方法，其特征在于其图案为高电压MOS晶体管栅极的多晶硅在氧化物边缘上扩展，从而使高电压MOS晶体管栅极下方的氧化物厚度分别向着源极和漏极改变。

3.如权利要求2的方法，其特征在于源极一侧上栅极下方氧化物的厚度与漏极一侧上栅极下方氧化物的厚度之间的差别被选择为大于因子10。

4.如权利要求1的方法，其特征在于高电压MOS晶体管的沟道长度决定于确定n阱区和栅极多晶硅的掩膜之间的填充物。

5.如权利要求1的方法，其特征在于高电压MOS晶体管能承受两倍于低电压晶体管的电压。

6.如权利要求1的方法，其特征在于低电压NMOS晶体管和高电压MOS晶体管的阈值电压相同。

7.如权利要求1的方法，其特征在于衬底选为P型衬底。

8.如权利要求1的方法，其特征在于所选衬底在不同掺杂的衬底上包含一个P型硅层。

9.与使用低电压CMOS晶体管作为AD/DA转换器的同时，使用一高电压MOS晶体管作为模拟线路驱动器，该高电压MOS晶体管是与低电压CMOS晶体管在同一处理过程中在一衬底上产生的。