[发明专利]CMOS处理过程

说明书

技术领域

一般而言，本发明涉及一种CMOS处理过程，更具体地说，涉及一种在CMOS处理过程中产生高电压MOS晶体管的方法。

发明背景

在ADSL(非对称数字用户线)系统中，数据在现有的电话线上以高速从中心办公室传送到用户。

在中心办公室，有一个带有模拟前端的单独的ADSL卡，包含例如高速AD/DA转换器、线路驱动器和接收器。

为实现速度和信噪比方面所需要的性能，线路驱动器必须以10V以上的供电电压进行工作。与此同时，对于AD/DA部分又必须使用现代混合信号技术，它使用亚微米通道长度。这种技术通常不能工作在5V以上。所以使用双极技术在单独的芯片上实现线路驱动器，而使用适于现代AD/DA设计的普通CMOS技术来实现模拟前端的其余部分。

如果对标准的CMOS处理过程添加额外的处理步骤，当然有可能在同一芯片上包括线路驱动器作为模拟前端的其余部分，但与标准技术相比，这一过程会更复杂和更昂贵。例如，这可使用Bi COMS处理过程来完成，即包括双极和CMOS晶体管二者的一个过程，这里双极部分被优化以适用于线路驱动器。然而，如前所述，与单个CMOS过程相比，这一过程更昂贵和复杂。

还可使用双栅极CMOS过程来实现，它包括带有两个不同栅极氧化物的CMOS装置。于是，较厚的栅极氧化物将能应付较高的电压。当然，这一过程也更复杂。再有，使用这类CMOS装置将难于得到ADSL所必须的性能，因为较厚的栅极氧化物在高频处理降低了性能。

再一种途径将是对该过程增加一个LDMOS，这里通过在n阱内部添加一个额外的P掺杂区来设置通道长度和阈值电压，于是需要额外的处理步骤，而低电压装置和高电压装置将得到不同的阈值电压。

发明概述

本发明的目标是使用适于低电压混合信号设计的普通CMOS处理过程来实现同一芯片上模拟前端的所有必要功能，该模拟前端也包括线路驱动器。

这一点的实现在于修改MOS晶体管的设计，使该处理过程所包括的高电压MOS晶体管有与低电压n通道MOS晶体管类似的频率性能和相同的阈值电压。添加高电压MOS晶体管，但无需对处理流程添加任何额外的掩盖步骤或其他步骤。相反，电压分布在一个扩展的场区域内部，它包含的n阱掺杂剂与为低电压PMOS晶体管所形成的相同。

于是，在同一CMOS处理过程中，在同一基片上与低电压NMOS晶体管和低电压PMOS晶体管一起生产出高电压MOS晶体管。再有，对于低电压晶体管，供电电压能被降低，却不改变高电压晶体管的击穿电压能力。

附图简述

将参考附图1-12更详细地描述本发明，图1-12显示出根据本发明在-CMOS处理过程中的不同步骤。

发明描述

图1是一个基片1的截面图，例如在一硅衬底上的P型衬底或P型硅层，不同地涂以氧化物掩膜2，例如SiO₂，以开口3确定衬底中哪里是用于高电压MOS晶体管(图1中的右侧)和低电压PMOS晶体管(图1中的左侧)的n阱区域所在地。

图2是图1所示带有掩膜2和开口3的衬底的顶视图。

图3是带有掩膜2和开口3的衬底1的截面图，这是对高电压MOS晶体管和低电压PMOS晶体管分别已产生了n阱区域4和5之后的情况。

n阱4和5是通过掩膜2中的开口3在衬底上掺杂形成的。例如，这种掺杂可利用磷的离子注入来完成。

在一个CMOS处理过程中，n阱区域是定义PMOS晶体管位置的区域。

根据本发明，用于创建漏极区的注入和掩膜列与创建分配高电压晶体管电压电位的区域所用的注入和掩膜是相同的。

在一个未显示出的步骤中，掩膜2从衬底1上被清除，并在衬底上沉积一个保护膜，例如硅的氮化物(Si₃N₄)保护膜。

图4是在已经去掉了保护膜的一些部分之后衬底1的截面图。

保护膜的剩余部分6位于高电压MOS晶体管以及低电压NMOS和PMOS晶体管的源、栅和漏极区域所要确定的位置。低电压NMOS晶体管要位于高电压MOS晶体管和低电压PMOS晶体管之间。

接下来，衬底1暴露于氧化性气体中，以在未被保护膜6复盖的区域上产生氧化物。在图5中，这些氧化物区域用7表示。