[发明专利]一种半导体器件及其制造方法与一种半导体器件安装结构

说明书

技术领域

本发明总体涉及半导体制造技术，特别涉及到适于微型化和厚度降低以及减少成本的同时提高可靠性的技术。

背景技术

下面将要简要解释的这些技术经发明人经过考虑后，在归纳本发明的使用研究中与公开内容以及要求权利一样在此进行命名。

进一步微型化或现代电子设备“缩小”的需求导致尺寸减小和重量降低，而且这种需求在电子市场和半导体工业中增长很快。在这种情形下，适用于大规模集成电路(LSI)芯片的安装结构的小型电子器件制造变得更加重要——这就是开发具有极高集成度的LSI芯片封装技术。

此外，随着电子市场的增长，提高产量且同时减少成本的要求变得更加苛刻。

从公开的内容看，已公开的第一种满足上述技术要求的方法是采用一种树脂封装或密封的表面安装半导体器件结构，例如，已公开但未经审查的日本专利申请(“PUJPA”)No.5-129473。该现有技术设计如图29所示，这种设计包括固定在同一表面上的一个电引线端33方式的引线框架35和一个芯片支持架或单元片焊点34，这也被熟练技术人员称为“基座tub”，其中现有技术的特征是引线端33通过连接线37实现从下表面到半导体芯片36之间的电连接。这里的所有下表面都作为外部电极起到与该半导体器件外围电路连接的功能。

不幸的是，图29所示的第一种现有技术存在以下问题。由于这种结构设计的原因，基座34的元件安装表面被暴露在半导体器件的下表面之外，当在安装衬底上安装半导体器件时基座34可能会直接接触到元件安装衬底部分的引线端，使安装衬底的对应部分无法形成任何引出连接，这导致衬底设计结构自由度被显著降低。另一个问题是由于器件结构安排原因，基座34只在其一面封装，这使基座34和所用封装材料38之间接触面积减小，使得接触牢固性和粘合性都下降，导致半导体器件可靠性降低。

第二种已有的树脂密封装置可见于PUJPA No.10-189830(JP-A-10-189830)。这种装置如图30所示，包括：一个由引线架39的悬挂或“悬空”引线端40支持的安装在基座41上的半导体元件42，金属细导线45用来实现位于所述半导体元件42上表面的电极43和相应内部引线端44之间的内部电连接，一种树脂封装材料46用来密封半导体元件42外部周边区域，其中包括位于半导体元件42上表面的金属细导线区域，同时外部连接端47被放置在所述封装树脂46底部表面区域以和所述内部引线端44连接。其中所述悬空引线端40由称为“上置”工艺产生，因而有台阶状差48，这称为“台阶部分”，其中密封树脂46也在所述基座41的底部形成相应于上置工艺量的层。

这里展示的第二种现有技术，由于引线架39的悬空引线端40由于上置工艺而具有台阶量48，这使封装树脂46能到达基座41底部，以对引线架39提供相当双面封装半导体结构成为可能，因而和前面讨论过的第一种现有技术相比提高了可靠性。

上述技术的另一优点是从结构设计上防止基座41的元件固定衬底侧暴露于半导体器件更低的表面，基座41不会与固定衬底的引线端形成接触，因而增加了元件固定设计方案的自由度。

有其它一些为本领域熟练技术人员所知的有对应上置工艺的基座的半导体器件(基座精整处理)，其中之一如JP-A-11-74440所公开内容。

上述第一种已有技术的问题所在是减小封装材料和基座接触面积会降低相应粘合度，因而也就减少半导体器件的可靠性，这是因为从器件结构上看，为减小厚度只能在基座的一面进行封装。

此外，虽然上述第二种已有技术和前面提到的日本文献JP-A-11-74440教导使用对应引线架结构的双面树脂封装半导体器件，且可以提供比上述第一种已有技术更高的可靠性，但通过上置工艺形成的台阶量不可能达到和第一种已有技术相当的厚度减小程度，同时也会由于上置工艺导致的基座位置偏移和张力影响产生“基座错位”问题。

简言之，发明人已肯定无论上述的第一种还是第二种已有技术都会由于解决“折衷”问题能力有限——如厚度减小和增加可靠性，而限制其有效范围。

因而本发明的首要目标是提供一种新型改进的，能同时解决厚度减小和高可靠性的半导体器件，本发明也提供对应元件安装结构的半导体器件制造方法。

本发明的另一目标是提供一种改进的可在减小成本同时提高产量的半导体器件和元件安装结构及器件的制造方法。

本发明进一步目标是提供一种能防止元件安装过程中可能发生的电短路和引线脱离的半导体器件以及元件和相应安装结构的制造方法。