[发明专利]制造沟槽电容器的掩埋带的方法

说明书

背景

1.技术领域

本公开涉及半导体制备，尤其是涉及用于深沟槽电容器存储节点形成而深蚀刻掩埋式带状多晶硅的改进方法。

2.相关技术的描述

半导体存储器件例如动态随机存取存储器(DRAM)包括通过晶体管存取而存储数据的电容器。深沟槽(DT)电容器属于DRAM技术所用的电容器类型。深沟槽电容器一般掩埋在半导体衬底内。为使深沟槽电容器与转移器件(存取晶体管)连接，必须形成掩埋式带状触点。掩埋式带状触点的形成：对DT氧化物套环开凹槽，形成麻点(divot)或凹槽部分，接着用掺杂多晶硅填充套环麻点，掺杂多晶硅也用于深沟槽中形成的存储节点。通过化学汽相淀积(CVD)工艺完成多晶硅淀积，即所有暴露的表面被多晶硅层所覆盖。在多晶硅淀积之前，一般采用高温氮化，形成超薄氮化物层。该氮化物层降低了由掩埋式带状界面产生的缺陷，该缺陷是可变存储时间(VRT)问题的根本原因。

由于多晶硅只在麻点中需要，其它沟槽部件必须再次清洁(即多晶硅清除)。该工艺称为掩埋式带状多晶硅深蚀刻(BSPE)。目前，通过化学干蚀刻工艺(CDE)、尤其是通过各向同性反应离子干蚀刻工艺(RIE)完成该BSPE工艺，清除恒量多晶硅。

该工艺的不利之处在于：

1.该工艺对深沟槽侧壁的硅是非选择性。因此，可能过度蚀刻晶体硅，导致工艺控制不良。

2.该工艺在现有工艺步骤形成的衬垫氧化物切口中留下多晶硅。衬垫氧化物一般形成在衬底顶表面上，用于保护后面栅氧化的表面。通常蚀刻掉与深沟槽相邻的部分衬垫氧化物。当形成多晶硅时，这些蚀刻部分用多晶硅填充。特别是如果形成垂直器件(即DT侧壁上的存取晶体管)，该多晶硅引起栅氧化物可靠性问题。

3.RIE工具是单晶片工具(生产率差)。一般用该工具一次只处理一个晶片。

因此，需要改进掩埋式带状多晶硅深蚀刻的方法。进一步需要掩埋式带状多晶硅深蚀刻方法，与以前技术相比，该方法提供更高生产率和更好性能。

发明概述

按照本发明，深蚀刻用于深沟槽电容器的掩埋式带填充材料的方法包括如下步骤：在衬底形成沟槽，用第一填充材料填充沟槽，相对于沟槽中形成的介质套环对第一填充材料开预定深度的凹槽。对介质套环开凹槽，形成套环麻点。在第一填充材料和通过形成沟槽而暴露的衬底部分之上生长介质层，在介质层上和在套环麻点中淀积第二填充材料。通过用湿蚀刻剂蚀刻表面而提供氢末端硅表面来制备第二填充材料的表面，并且湿蚀刻第二填充材料，深蚀刻对介质层和衬底选择的第二填充材料。蚀刻第二填充材料，形成掩埋式带。

按照本发明，用于半导体制备的对晶体硅选择的多晶硅进行深蚀刻的方法包括如下步骤：提供在其中形成沟槽的晶体硅衬底，在沟槽上部形成氧化物套环，在沟槽中淀积多晶硅材料，在氧化物套环的顶部分之下对多晶硅材料开预定深度的凹槽，对氧化物套环开凹槽，在每个沟槽中形成麻点，在沟槽中沿衬底的暴露表面生长氮化物层，在麻点中和多晶硅材料上淀积填充材料以填充沟槽和麻点，用湿蚀刻剂蚀刻表面以便提供氢末端硅表面来制备填充材料的表面，以及采用氢氧化铵湿蚀刻填充材料，从而深蚀刻对衬底和氮化物层选择的填充材料。

在另一方法中，制备表面的步骤包括用氟化氢蚀刻表面以制备表面的步骤。制备表面的步骤可包括如下步骤：在约25℃的温度下湿蚀刻表面来制备表面。湿蚀刻步骤可包括采用氢氧化铵来湿蚀刻第二填充材料的步骤。湿蚀刻步骤也可包括在约25℃-85℃的温度下湿蚀刻第二填充材料的步骤。湿蚀刻步骤可包括批量生产中湿蚀刻第二填充材料的步骤。优选第二填充材料包括多晶硅或非晶态硅。介质层可包括氮化物。氮化物可包括约0.8mm的厚度。湿蚀刻的步骤也可包括对衬底选择的第二填充材料进行湿蚀刻的步骤，选择率至少40∶1.湿蚀刻步骤可包括如下步骤：采用氢氧化铵或氢氧化钾，湿蚀刻填充材料约40秒-800秒。优选填充材料包括多晶硅或非晶态硅。

结合附图，通过如下所述实施例的详细描述，本发明的这些和其它目的、特征和优点将更加清楚。

附图简述

参考如下图，本公开详细描述了优选实施例，其中：

图1是按照本发明的半导体器件的横截面图，半导体器件具有沟槽，沟槽具有在其中形成的套环，用填充材料填充，对填充材料进行开凹槽；

图2是按照本发明的图1半导体器件的横截面图，具有在凹槽填充材料和沟槽侧壁上生长的氮化物层；

图3是按照本发明的图2半导体器件的横截面图，具有湿蚀刻制备的第二填充材料；

图4是按照本发明的图3半导体器件的横截面图，具有通过湿蚀刻工艺深蚀刻的第二填充材料；和