[发明专利]半导体存储元件的制造方法

说明书

本发明涉及制造用于半导体存储元件、特别是DRAM或FRAM元件的接触孔的方法，该半导体存储元件具有硅衬底、设置在所述衬底上的中间绝缘层、设置在所述中间绝缘层上并由铁电材料制成或由具有高介电常数的材料制成的上层。

根据芯片设计或芯片布图，在大规模集成DRAM或FRAM中，当使用具有高介电常数的材料如BST(BST表示钛酸钡锶)和铁电材料如SBT(SBT表示钽酸锶铋)时，在接触孔的等离子体刻蚀期间需要穿过这些材料刻蚀到硅衬底。在这种情况下，为了防止对DRAM或FRAM的选定晶体管产生有害影响，必须避免在接触孔底部露出的单晶硅衬底的污染。

为此，公知的是进行两个光刻工艺步骤或两个光刻级。在这种情况下，在第一光刻工艺步骤中，利用抗蚀剂掩模通过等离子体刻蚀在铁电层中形成窗口。在第二光刻工艺步骤中，利用新的、更小的抗蚀剂掩模将实际接触孔向下刻蚀到硅衬底。虽然该常规方法导致避免接触孔底部的污染，但是使用两个光刻工艺步骤或光刻级的量是很复杂的。

DE4340419C2公开了一种制造具有其中形成接触孔的绝缘层的半导体器件的方法。在该公知方法中，在绝缘层上形成光刻胶穿孔掩模，并进行各向异性刻蚀以便形成一部分接触孔，而留下绝缘层的残余层厚。而且，去掉光刻胶掩模并在得到的结构上淀积TEOS层。然后各向异性刻蚀TEOS层，以便去掉部分接触孔底部的TEOS层。之后，借助刻蚀工艺完成了接触孔，该接触孔具有开口直径随着向上的方向上增加的结构。

DE19528746C1公开了一种在带有侧壁部分和底部的结构的表面部分上形成二氧化硅层的方法。

相应地，本发明的目的是提供前序部分所述类型的方法，该方法的目标是使用简化的、即单个光刻工艺。

该目的是通过权利要求1的主题实现的。本发明的有利演变体现在从属权利要求中。

换言之，根据本发明的方法是以使用在高温时稳定的、特别是由聚酰亚胺或photoimide制成的有机掩模层为基础的和以结合由有高介电常数的材料或铁电材料制成的上层的穿通刻蚀(etching-through)的绝缘材料(中间氧化物)的部分刻蚀为基础的。由此，除了小于或等于刻蚀步骤之后的掩模层的残余层厚的残余层厚之外，在绝缘层中形成了凹槽。

根据本发明，随后利用由O₃/TEOS-SiO₂(TEOS代表四乙基原硅酸盐)制成的层的保形淀积，侧向密封该凹槽。在这种情况下所要求的处理温度一般为400℃，并且是在高温下稳定的穿孔掩模层所能承受的，而不会产生退化效应。

用与隔板刻蚀的情况下相同的方式，氧化物刻蚀露出凹槽底部，通过刻蚀使所述底部向下降低到接触孔的底部。

另外，有机层用做穿孔掩模，然后被去掉。

为了只密封接触孔侧壁和晶片表面，接下来选择重新淀积O₃/TEOS-SiO₂且接触孔底部不淀积是有利的。接下来，在公知方式中，进行用于去掉可能被损伤的硅衬底材料的接触孔后处理，和接触孔的金属化。

根据本发明的方法对于光刻工艺来说进行得比常规方法简单。

下面利用参照附图解释的例子更详细地介绍本发明。

图中：

图1A-1D示意性地表示使用具有高介电常数的材料和铁电材料制造半导体存储元件的常规方法的步骤顺序，和

图2A-2G示意性地表示使用具有高介电常数的材料和铁电材料制造半导体存储元件的根据本发明的方法的步骤顺序。

为了更好地理解本发明，首先参照图1A-1D介绍使用具有高介电常数的材料和铁电材料制造半导体存储元件的常规方法。该常规方法要求使用两个光刻级或光刻步骤。

第一光刻级示于图1A和1B中，第二光刻级示于图1C和1D中。根据这些图，半导体存储元件由硅衬底11构成，图中未示出其精确结构，并且其上设置绝缘层1，绝缘层1的下面与硅衬底11的顶侧邻接。这个边界层一般由图1A-1D中的参考标记2表示。

绝缘层1的顶侧与具有高介电常数的连续层(或铁电层)邻接(在图1A中)，它一般表示为参考标记3。层3例如由BST(BST代表钛酸钡锶)构成。相反，铁电层3由例如SBT(SBT代表钽酸锶铋)构成。

首先利用抗蚀剂层4完全覆盖具有高介电常数的层3的顶侧。利用公知方式，将该抗蚀剂层4转换成具有多个开口5的抗蚀剂掩模(穿孔掩模4)。开口5用于将窗口6刻蚀到具有高介电常数的层3中，如图1B所示，该图已经示出了去掉抗蚀剂层4得到的下一方法步骤的结果。该抗蚀剂去除步骤还公知为抗蚀剂剥离。