[发明专利]为快速擦写存储器装置的多晶硅提供掺杂质浓度的方法

说明书

技术领域

本发明涉及一种快速擦写存储器装置，更详细地说，涉及NAND类型的快速擦写存储器装置。

背景技术

半导体快速擦写存储器装置包含NAND类型的快速擦写存储器装置。这种存储器装置基本上包含：单一基座上的一高密度核心区域(core region)、和一低密度边缘地区。如图1A以及图1B所示，位于核心区域的存储器单元，以一种NAND类型电路形式耦合在一起。图1A所示为核心区域11的电路示意图；而图1B所示，则为核心区域11的平面图。核心区域11含有一个存储器单元区域22，该存储器单元区域22的一边由漏极选择晶体管部份24、以及另一边由源极选择晶体管部份26所界定。在每一个选择晶体管部份24以及26中，均分别含有选择门晶体管(select gate transistor)24a-24c以及26a-26c，以用来选择性地激活所需要的位线。

图1C显示了位于核心区域11中的一选择晶体管100与一存储器单元150的传统式堆栈结构的横切剖面图。该存储器单元150堆栈结构含有位于基座102上的隧道氧化层104，以及，位于此隧道氧化层104上，由多晶硅所组成的浮动栅106。此控制门含有多晶硅层110、以及位于此多晶硅层110上的一硅化钨层112。一介电层108用以隔离绝缘浮动栅106与控制门110、112。该控制门110以及112耦合到一字线。由氮氧化硅(silicon oxynitride)所组成的一覆盖层114位于控制门110以及112之上，在进行掩模过程时，能当成一个防止反射的覆盖物。

选择晶体管的堆栈结构100含有位于基座102上的一选择门氧化层116。一选择门118位于该选择门氧化层116之上。如同存储器单元堆栈结构150，该选择晶体管的控制门含有一多晶硅层122、以及一硅化钨层124。一介电层120用以将选择门118与控制门122、124进行隔离绝缘。此堆栈结构100的最上层为氮氧化硅层126。

一般来说，存储器单元堆栈结构150的浮动栅106和选择晶体管堆栈结构100的选择门118，均从单层的内含掺杂质的多晶硅层处形成。在后续的掩模以及蚀刻过程中，形成浮动栅106以及选择门118。为了要能适当地，可编程(programming)以及可擦除(erasure)存储器单元，该单个多晶硅层必须是可导电的。通过对该单个多晶硅层掺入掺杂质的非晶硅，该单个多晶硅层可为具备导电性。单层多晶硅层的掺杂质浓度对于存储器单元的工作性能具有决定性的作用，因而，对于整个半导体装置而言，也是很关键的。

尽管如此，在决定该单一多晶硅层的掺杂质浓度时，有两个彼此冲突的因素。由于通过一内部连接(interconnect)(未显示)选择门118与控制门122和124相连接，如果该掺杂质浓度过低，则将导致选择晶体管的控制门接触电阻过高。因此，也将导致选择晶体管字线电阻过高，而使电路的工作性能降低。假如此掺杂质浓度过高，则部份的掺杂质将会掺入存储器单元的隧道氧化层104，而污染隧道氧化层104，将导致浮动栅106表面与隧道氧化层104之间的接触面粗糙。该粗糙的接触面会导致一高区域电场和一较低的氧化层介电强度。因此，将导致可靠性的问题，以及，在可编程和可擦除存储器单元时，会产生电荷获得/失去的问题。

因此，有必要应用一种方法和NAND类型的快速擦写存储器装置，来提供一多晶硅的掺杂质浓度，而此掺杂质浓度可以同时避免选择晶体管字线的高电阻、以及避免电荷获得/失去的问题。而本发明将提供这种解决方案。

发明内容