[发明专利]制造具有至少一个金属化平面的集成电路的方法

说明书

在集成电路中将金属化平面采用于有源元件的连接。金属化平面在此包括导线和导线经其与导电结构连接的接点。在专业界常常将这些接点称为通路。这些导电结构可以是扩散区，连接电极，布置在各自金属化平面之下的金属接点或导线。如果在集成电路中安排了多个叠起布置的金属化平面，则将这称为多层金属化。

越来越多地按照所谓的金属镶嵌(Damascene)技术进行金属化平面的制造。

在金属镶嵌技术中首先析出包围稍后要制造的导线和接点的一个电介层。在金属间电介层中形成孔和沟槽，并且随后用金属填满。此时在孔中形成也称为通路的接点，在沟槽中形成导线。通过PVD，CVD或电镀和随后的化学机械的抛光进行用金属的填满。尤其是当由难于刻蚀的金属形成金属化平面时，应用此方法。

在概念双重金属镶嵌之下理解为这种事实，首先结构化接点孔和沟槽，并且共同通过金属的析出和化学机械的抛光填满这些接点孔和沟槽。

从P.Singer著作，国际半导体1997年8月，第79页，K.Derbyshire著作、固态技术，1998年2月，第26页，R.L.Jackson等著作，固态技术，1998年3月，第49页、和Y.Morand等著作，1997年超大规模集成电路技术研讨会技术文献摘要，31，中公开了双重金属镶嵌工艺的不同工艺方案。

曾建议了(请参阅P.Singer著作，国际半导体，1997年8月，第79页)首先刻蚀导线的沟槽，并且随后生成较深的接点孔。在此在通过沟槽刻蚀而不平整的底板上必须光刻地结构化在接点孔刻蚀时所采用的光刻胶掩模。在此尤其是在深的接点孔上，通过未透过曝光的胶、未分解的孔结构、或通过在过曝光时的孔扩大而产生问题。

另可选择地曾建议了(请参阅P.Singer著作，国际半导体，1997年8月，第79页)首先进行接点孔刻蚀，并且随后进行导线的沟槽刻蚀。在接点孔刻蚀时存在着这种危险，暴露出尤其可能是铜印制导线的导电结构的表面，并且将杂质放到接点孔壁上。为了避免这些情况大多采用氮化硅制的，在其表面上布置了一个氧化硅层的一个止刻蚀层，在此氧化硅层中进行接点孔和沟槽的刻蚀。在许多刻蚀工艺中例如通过SiO₂刻蚀时游离的氧却限制了刻蚀的选择性，以至于仍然暴露出位于其下的表面。

为了排除这种问题，曾建议在沟槽刻蚀期间通过光刻胶栓塞保护接点孔。可是已经发现，用光刻胶无空腔地充填接点孔是不能再现的，并且除此之外从接点孔中无残余地清除光刻胶导至其它的问题。

另可选择地曾建议了(请参阅P.Singer著作，国际半导体，1997年8月，第79页，和Y.Morand等著作，1997年超大规模集成电路技术研讨会技术文献摘要，31)，生成由一个第一氮化硅层，一个SiO₂层和一个第二氮化硅层组成的层序列作为金属间电介层。用接点孔掩模首先结构化上面的第二氮化硅层。在清除接点孔掩模之后安放一个第二SiO₂层。然后用一个导线掩模首先刻蚀沟槽，并且随后对氮化硅选择性地将接点孔一直刻蚀到下面的第一氮化硅层。在这种刻蚀时所结构化的上面的氮化硅层起着附加的掩模作用。在这里也出现由于在SiO₂刻蚀时所游离氧而降低了选择性的问题。

本发明基于这种问题，说明用于制造具有至少一个金属化平面的集成电路的，适合于用难刻蚀金属制造金属化平面的，和在其上避免杂质的一种方法。通过按权利要求1的一种方法解决此问题。从其余权利要求中得出本发明的其它的构成。

在本方法上在衬底的表面上安放一个第一电介层，一个第二电介层，一个第三电介层和一个第四电介层。第一电介层和第三电介层，以及第二电介层和第四电介层在此分别具有同一的刻蚀性能。第二电介层的厚度不同于第四电介层的厚度。

如果第二电介层的厚度大于第四电介层的厚度的话，则在采用规定接点孔布置的一个第一刻蚀掩模的条件下，穿过第四电介层和第三电介层刻蚀到第二电介层中。此时如此深地刻蚀到第二电介层中，使得第二电介层剩下的厚度基本上等于第四电介层的厚度。

在采用规定导线沟槽布置的一个第二刻蚀掩模的条件下，用一种非选择性工艺不完全地首先刻蚀第四电介层和同时刻蚀第二电介层，即在暴露出位于其下的层的表面之前终止刻蚀。然后对第三电介层和对第一电介层选择性地刻蚀第四电介层和第二电介层的暴露出的部分，直到分别暴露出位于其下的表面时为止。在第四电介层的情况下暴露出第三电介层的表面，在第二电介层的情况下暴露出第一电介层的表面。