[发明专利]利用分开的介电浮栅的新型易收缩非易失性的半导体存储单元及其制造方法

说明书

发明背景

1.发明领域

本发明一般涉及非易失性数字存储器，特别涉及改进的可编程非易失性存储器(例如传统的EEPROM或快速EEPROM)的单元结构及其制造方法，这种非易失性存储器存储两位信息。

2.背景技术

非易失性存储器件例如EPROM、EEPROM和快速EPROM器件通常包含作为存储单元的晶体管矩阵，所述存储单元用于存储一位信息。每个晶体管都具有形成在n或p型半导体衬底上的源和漏区、形成在半导体衬底表面上且位于源和漏区之间的薄隧道介电层、位于绝缘层上用于保持电荷的浮栅(由多晶硅形成)、控制栅和位于浮栅和控制栅之间的多晶硅间介质。

通常广泛使用的EPROM单元具有电浮栅，电浮栅被绝缘材料围绕并且通常设置在形成在硅衬底中的源和漏区之间。在这些单元的早期结构中，利用雪崩注入通过绝缘材料将电荷注入。后来的EPROM结构依赖于沟道注入来给浮栅充电。用紫外线给阵列暴光来擦除这些EPROM。

电可擦EPROM(EEPROM)也非常普遍。在某些情况下，通过使电荷隧穿形成在衬底上的薄氧化物层，使电荷进入浮栅和从浮栅除去。在另一些情况下，通过上电极除去电荷。

另一种普遍的EPROM/EEPROM称为快速EPROM或快速EEPROM。这些快速存储单元具有电擦除、编程或读取芯片中的存储单元的能力。这里所用的浮栅是导电材料，通常由多晶硅制成，通过薄氧化物层或其它的绝缘材料与晶体管的沟道绝缘，并且通过第二绝缘材料层与晶体管的控制栅或字线绝缘。

用于快速存储单元的“编程”步骤是在栅和源之间建立高的正电压(最高12V)，并且在漏和源之间也建立正电压(例如7V)，通过所谓的热电子注入来实现的。

对于快速器件来说给浮栅放电的动作称为“擦除”功能。此擦除功能一般是通过晶体管的浮栅和源之间的F-N隧穿机构(源擦除)或者通过浮栅和衬底之间的F-N隧穿机构(沟道擦除)实现的。例如，通过从源到栅建立大的正电压，同时使各个存储单元的漏浮动来诱发源擦除操作。此正电压最大可以为12V。

在传统的堆栈式非易失性半导体存储器件中，用于使浮栅和控制栅彼此绝缘的绝缘膜(下文称为“第二栅绝缘膜”)是氧化硅单层膜。有一个不断增加的需要就是使半导体器件最小化，在这种情况下，需要第二栅绝缘膜的厚度进一步降低。

传统的多晶硅间介质由二氧化硅(SiO₂)单层构成。为了满足此需要，近来的氧化物/氮化物/氧化物复合体(有时称为ONO结构)已经用来代替二氧化硅，因为它们更薄并且比起单个氧化物层来仍然具有降低的漏电荷(参见Chang et al.的美国专利No.5,619,052)。

Eitan的美国专利No.5,768,192公开了ONO结构(以及其它的电荷俘获介质)已经用作绝缘体和浮栅。Eitan教导通过在相反的方向上(即颠倒“源”和“漏”)编程和读此晶体管器件，缩短了编程时间，且在显示的阈电压方面仍然得到了很大的提高。Eitan建议此结果对减小编程时间同时防止“穿通”是有用的(即不考虑施加的阈电平，横向电场强大得足以将电子拉到漏的条件)。

半导体存储工业已经探索了各种技术和方案来降低非易失性存储器的位成本。两个更重要的方案是尺寸收缩和多级存储。

尺寸收缩是要设计利用更小尺寸的单元。然而，在尺寸收缩达到其全部潜在的成本节约之前，需要技术方面的重要改进。

多级存储(经常称为多级单元)指的是单个单元可以代表多于一位的数据。在传统的存储单元设计中，两个不同的电平例如0V和5V(结合一些电压裕度)只代表一位，即代表0或1。在多级存储中，需要多个电压范围/电流范围来给多位数据编码。多个范围导致了范围之间的裕度的减小，并且需要改进的设计技术。结果，多级存储单元难以设计和制造。有些显示了差的可靠性。有些具有比常规的一位单元更慢的读取速度。

据此，本发明的目的是制造非易失性存储结构，通过提供能够存储两位数据的结构实现费用节约，这样使非易失性存储器的尺寸加倍。对于此单元结构来说，与本发明的目的结合的是不需用减小的裕度或改进的设计技术来操作。

本发明的另一个目的是通过采用介电浮栅制造在设计方面显著比传统的EEPROM或快速EEPROM简单的单元结构。与本发明的目的结合的是提供一种单元结构，具有100％的栅耦合比(GCR)，这样对于编程和擦除功能来说，可以使用比传统的EEPROM或快速EEPROM单元更低的电压，同时具有比EEPROM或快速EEPROM更高的读取电流。